[아날로그 및 디지털회로 설계실습] 예비 07.위상 제어 루프 (Phase Locked Loop : PLL)

소개글

[아날로그 및 디지털회로 설계실습] 예비 07.위상 제어 루프 (Phase Locked Loop : PLL)에 대한 보고서 자료입니다.

목차

1. 목적

2. 실험 준비물

3. 설계실습 계획서

4. 실험에 필요한 이론과 측정 예상 값

5. 결론

본문내용

를 제시하시오.
< Cutoff frequency가 높아졌을 때의 응답 파형 (R을 배) >
< Cutoff frequency가 높아졌을 때의 응답 파형 (C를 배) >
< Cutoff frequency가 낮아졌을 때의 응답 파형 (R을 2배) >
R과 C를 각각 1/2배씩 증가시켰을 때는 RC정류회로의 Cutoff frequency가 높아져서 고주파 성분이 많아진 것을 볼 수가 있다. 고주파 성분이 남아있게 되어서 심하게 변화하는 Vc는 VCO의 주파수 변화에 영향을 주어 안정적인 주파수의 결과를 얻지 못하게 될 것이다. 반면 C를 2배하여 얻은 그래프는 거의 직류에 가까울 정도로 리플이 남아있지 않다. 이렇게 안정적인 전압원이 VCO로 들어가게되면 그에 따른 적절한 주파수가 나올 것이고, 그렇게 함으로써 위상을 고정시킬 수 있게 될 것이다.
4. 실험에 필요한 이론과 측정 예상 값
(1) 위상 제어 루프(Phase Locked Loop:PLL)
무선 혹은 유선 상으로 신호를 보내면 신호경로에 따라 신호 지연이 발생하고 따라서 위상이 변하기 때문에, 수신측에서 시작과 끝점을 판단하지 못해 불량이 발생한다. 이런 현상을 막기 위해 클럭의 시작과 끝을 맞추어주는 동기(synchronization)가 필요하다. 바로 이렇게 주기적 신호의 위상을 원하는 대로, 흔들리지 않는 정확한 고정점으로 잡아주기 위해 만들어진 회로가 바로 위상 제어 루프(Phase Locked Loop:PLL)이다.
Phase Detector, (P/D)라 불리는 비교기는 두 개의 주파수신호 입력을 받아서 얼마나 주파수/위상차가 있는지를 알아내게 된다. 두 개의 주파수 입력신호가 완전히 동일한 주파수만 들어오고 있다면 P/D는 별다른 동작을 하지 않을 것이다. 하지만 어느 한쪽 신호가 주파수가 변한다면(결국 위상이 변하는 것), P/D는 그 차이에 해당하는 특정한 클럭을 생성해내게 된다.
하지만 VCO의 Control Voltage 입력은 특정 레벨의 전압값을 받게 되어 있기 때문에 P/D 펄스출력과 VCO 전압입력은 1:1로 매치시킬 수가 없다. 왜냐하면 P/D 펄스출력은 전압은 일정하고, 펄스폭이나 부호에 의해 어떤 의미를 전달하고 있기 때문이다. VCO에게 필요한 것은, 그 차이에 의한 펄스폭과 부호를 어떤 특정하게 변화된 전압레벨이다. 일단 개념적으로 생각하면 펄스의 폭만큼 적분하면 주파수차이만큼의 양이 비례적으로 전압값 변화로 나타날 것이란 것을 알 수 있다.
① 출력주파수 결과를 feedback 받아서
② P/D에서 원래 나와야 할 주파수 값과 비교해서
③ 두 주파수의 차이에 해당하는 펄스를 생성해내고
④ 그 값을 적절한 전압값으로 변환하여 VCO의
Control voltage 입력에 넣음
여기서까지의 기본적인 개념은 실험책에 나와 있다. 하지만 실험에서는 Function generator로 안정적인 주파수의 입력전원을 넣는데 반해서 실제 회로에서는 안정적인 주파수를 내는 회로를 또한 구현하기 어렵다. 따라서 크리스탈 같은 일정한 주파수를 내는 소자를 쓰게 되는데 문제는 크리스탈로 낼 수 있는 주파수의 한계가 있기 때문이다. 그래서 실제 회로에서는 Divider를 통한 피드백을 통하여 PLL 주파수의 범위를 높여주기도 한다.
(2) 위상제어루프의 동작원리
위상 제어 루프는 전압제어　발진기의 출력위상을 입력 신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다. 출력 신호의 위상을 입력 신호의 위상에 고정하게 되면 출력 주파수는 입력 신호의 주파수 고정되게 된다. Phase Locked Loop(PLL)은 기본적으로 3개의 요소를 가지게 된다.
① 위상검출기
발진기의 입력과 출력 파형의 위상을 비교하여 그 차이에 해당하는 파형을 출력한다. 그림 7-3은 XOR 게이트를 사용한 위상 검출기이다. 그림 7-4는 위상 검출기의 출력 특성을 보여준다. 위상 검출기의 출력, e(t)는 주기적인 파형이 되므로 이를 바로 VCO의 입력에 연결하면 VCO의 주파수가 주기적으로 변하는 모양이 될 것이다. 따라서 RC를 이용한 1차 Low Pass Filter를 사용하여 신호를 DC에 가깝게 만들어준다. 즉, 위상 검출기의 평균값에 따라 발진기의 출력 주파수가 변하게 된다. 그림 7-5는 입력 위상차를 x축으로 위상 검출기의 출력 전압의 평균값을 y축으로 나타낸 그래프이다. XOR를 이용한 위상 검출기는 대부분 위상차이가 0~2π가 변할 때 사용되므로 위상 검출기의 이득은 다음과 같이 표현된다.
② 루프필터
위상 검출기에서 검출된 신호는 저항 R과 C로 구성된 Low Pass Filter를 통과하면서 직류에 가까운 전압으로 변환된다. 이 루츠 필터의 폴(Pole)값은 위상 고정루프의 응답특성을 결정한다.
③ 가변 발진기
가변 발진기는 제어신호의 크기에 따라 출력되는 주파수가 변하는 발진회로이다. 일반적으로 제어신호로써 전압을 사용하므로, 전압제어발진기로 불린다.
출력 주파수의 특성 표현 :
출력 위상과 입력 제어 전압을 Laplace transform으로 표현 :
5. 결론
위상제어 루프는 전압제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다. 예비레포트를 통해 과 의 위상 차이 변화에 따른 XOR를 이용한 위상 검출기의 특성을 파악하였고, 위상 제어 루프 회로를 설계하여 중요 단의 파형을 보았을 때 두 신호의 위상이 다를 때 위상 검출기의 파형은 변하게 되고 이에 따라 출력 전압도 변화한다는 것을 볼 수 있었다. 또한 고주파 성분이 남아있게 되어서 심하게 변화하는 Vc는 VCO의 주파수 변화에 영향을 주어 안정적인 주파수의 결과를 얻지 못하게 되지만, 안정적인 전압원이 VCO로 들어가게 되면 그에 따른 적절한 주파수가 나올 것이고, 그렇게 함으로써 위상을 고정시킬 수 있게 될 것이다.
이번 학기 실험에서 가장 고비가 될 실습으로 보인다. 이 실습만 끝내면 이제 상대적으로 부담이 덜 되는 논리회로 실습이 기다리고 있다. 마지막이라는 생각으로 집중해서 실험에 임해야겠다.

키워드

아날로그 및 디지털회로 설계실습,   위상 제어 루프,   예비보고서,   주파수 동기화,   회로의 이론,   주파수 변화,   PLL,   위상 제어 루프 예비