|
실험단계 ⑪과 실험단계 ⑬의 비교결과를 이용하여 중첩의 정리 성립 여부를 표 1에 기재.
5. 실험 결과
실험단계
구분
측정값
계산값
이론값과 측정값의 일치여부
원회로
중첩의 정리 이용
②, ⑩, ⑪
V1
4.40[V]
4.47[V]
거의 일치
V2
7.67[V]
7.59[V]
V3
|
|
|
결과를 얻어내었다. 만족할만한 실험이 되었다.
(4) 무엇을 느꼈는가? 또 이 설계실습을 통하여 무엇을 배웠는가?
1학년 기초논리회로에서 다루었던 기본적인 디지털 논리 소자들을 사용하여 회로를 설계하고, 그 동작을 확인해 보았다. 딜레
|
|
|
결과 및 분석
1) 실험34 : 4단자 회로망
1) 전류치
실험 회로도
시뮬레이션 결과
분석 : 우선 I1이 0.5mA다 될 때의 V1의 값을 찾기 위하여 DC sweep을 통하여 0-5V까지 범위를 가해주어 측정을 하였다. 그래프에서 확인한 값은 2.51V였다.
실험회로도
시
|
|
|
회로 실험에서 각각의 저항에 전압이 일정한 비율로 나누어지는 회로이다.
직렬회로의 전체 저항은 각 저항을 모두 합한 것인데 이번실험에서도 마찬가지로 Rac=Rab+Rbc이다. 저항이 누누어져 전압이 분할되어 있더라도 각각에 걸리는 전압을
|
|
|
clock를 B에 1을 넣었을 때 출력은 clock 의 반전이 나온다는 것을 보여주고 있다. 이 결과 값은 EX-OR 게이트와 똑같은 결과 값이다. 1. Exclusive OR 회로
2. De-Morgan의 정리
3. NAND gate를 이용한 기본논리회로
4. NOR gate를 이용한 기본논리회로
|
|
|
결과와는 달라서 약간 아쉬웠다. 시간이 조금 더 있다면 소자값들을 수정하여 이 문제를 해결할 수 있을 것 같다.
5. 고찰 마지막 실험인 오디오 증폭기 설계를 통해 지금까지 전자회로시간에 배워왔던 이론과 실험한 내용들을 종합적으로 공
|
|
|
결과값 비교
<시뮬레이션> <시간에 따른 전류파형>
<시뮬레이션> <시간에 따른 전압파형> 예비보고서
1. 실험의 목적
2. 실험을 위한 기초 이론
3. 실험방법
4. P-spice 시뮬레이션
결과보고서
1. 실험의 목적
2. 실험용
|
|
|
회로도 및 결과
- 부울대수와 카르노맵 실험
A
B
C
X
Y
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
1
1
1
1
0
1
1
1
1
1
1
1
- RS Flip-Flop 실험 (NOR게이트 사용한 S-R래치)
S
R
Q
Qvar
0
1
0
1
0
0
0
1
1
0
1
0
1
1
0
0
0
0
X
X
- RS Flip-Flop 실험 (NAND게이트 사용한 S-R래치)
S
R
|
|
|
회로이론 시간때에는 그 사실을 계산으로 증명하였기 때문에 쉽지 않았고 시간도 오래걸렸다. 물론 계산에서 실수도 있었고 그 때문에 제대로 중첩의 원리를 이해하기 힘들었다. 조금 더 공부를 해서 저번에 들었던 기초회로 실험의 프로젝
|
|
|
실험에 사용되는 기기
4.1 디지탈 테스터기
4.2 제품사양
5. 측정방법 및 순서
5.1 구조 및 계측방법
5.2 측정순서
6. 측정시 주의사항
Ⅲ. 결론 및 고찰
1. 실험결과
1.1 온도측정 결과정리
1.2 결과그래프
2. 결론 및 고찰&n
|
|
메뉴펼치기
