|
실험 10. 전압분할 회로(무부하)
실험 18. 부하를 갖는 전압분할 회로
실험 19. 전압분할 및 전류분할 회로 설계
실험 16. 키르히호프 전압법칙(단일전원)
실험 17. 키르히호프 전류법칙
실험 21. 최대 전력전송
실험 22. 망로(網路)전류를 이용
|
|
|
실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.4 소신호 공통 이미터 증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(vin), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션
|
|
|
실험 1.
A = 0, B = 0일 때
A = 0, B = 1일 때
A = 1, B = 0일 때
A = 1, B = 1일 때
실험 2.
A = 0, B = 0, C = 0 and A = 0, B = 1, C = 1 일 때
보다시피 출력 값에 지연현상이 일어나서 입력 된 후 바로 출력되지 않고 나중에 출력되는 걸 볼 수 있다. 여기서는 0,1,1 일
|
|
|
실험내용
1. Multisim software 설치\
2. 1bit Full Adder 회로의 동작을 이용하여 확인.
- 준비된 진리표와 일치하는지 확인
- 결과 화면 캡쳐
3. 4Bit Adder-Subtractor회로 설계 : 참고문헌 참조
- Binary Full Adder 이용
S=0 : Adder 기능
S=1 : Subtractor
|
|
|
실험 내용과 방법
1. 1kΩ의 저항과 0.1uF의 콘덴서로 회로를 구성한다. (그림 1. 참조)
2. 파형발생기를 이용하여 Vs(t)에 구형파 인가
peak - to - peak 5V , 주기 = Time constant의 20배 이상.
10KHz 의 주파수 인가
3. Time constant 를 측정하고 이론치와 비교하
|
|
|
논리식을 논리 게이트와 브레드 보드를 이용해 설계하고 입력신호 1을 5V라 가정한 뒤 신호를 달리해가며 측정값을 구하고 이를 계산한 값과 비교해보는 실험을 하였다.
첫 번째 실험에서는 식을 간략화 하였는데, 부울대수의 정의에 의해 임
|
|
|
입력전압을 따라가게 하는 제어 루프를 따로 두어야 하기에 회로가 복잡하나 정현파가 되는 특성을 지님 실험(5) Final Project
PFC 역률보상회로
이론. Power Factor Correction
과제1. 평균제어 사용, CCM
과제2. 평균제어 사용, CRM
참고문헌
|
|
|
실험결과에 관한 고찰
이번 중첩의 원리를 알아보는 실험은 이전의 테브난의 정리에 사용되었던 무려 5개의 저항보다 2개 적은, 3개의 저항만을 이용하여 회로를 구성하였다. 그래서 겉보기에는 비교적 쉬워 보일 수 있었으나, 그렇지 않았다.
|
|
|
회로해석 실험
2. 목적
1) 강의 시간에 다루기가 어려운 uA 741을 분석해 봄으로써 실제 OP AMP를 설계 및 해석할 수 있는 능력을 배양한다.
3. 실험 결과 및 분석
1) 실험
4. 실험결과 분석 및 토의
1. 제목
1) 741 OPAMP 회로해석 실험
|
|
|
실험 10. 전압분할 회로(무부하)
실험 18. 부하를 갖는 전압분할 회로
실험 19. 전압분할 및 전류분할 회로 설계
실험 16. 키르히호프 전압법칙(단일전원)
실험 17. 키르히호프 전류법칙
실험 21. 최대 전력전송
실험 22. 망로(網路)전류를
|
|
메뉴펼치기
