|
회로도
5.1 필터부, 출력부
5.2 전압부, 계측증폭.(B단은 AD620을 이용한 부분
A,C단은 TL072를 이용해 계측증폭을 설계한부분)
Ⅵ. 결과(사진첨부)
6.1 완성된 회로
6.2 전극부
6.3 LABVIEW 블랙다이어그램
6.4 LABVIEW 화면으로 출력된 신호.
(1) 필터처리 안
|
|
|
[3] Visual C++ 6 완벽가이드 2nd, 김용성, 2007.9, 영진출판사
[4] A simplified approach to image processing, Randy Crane
[5] Signal & Systems, Simon Haykin, Wiley 1. 설계 계획
ㄱ. 설계의 배경 및 필요성
ㄴ. 설계 목표 및 내용
ㄷ. 프로젝트 스케쥴
ㄹ. 참고문헌
|
|
|
A급 증폭기의 IMD : -35dBc
다중채널개인통신시스템의 요구 IMD : -65dBc
IMD : -35dBc -65dBc [30dB감소]
Gain : 10dBc 감소 I. 서 론
II. 선형화 기술
III. 전력증폭기 설계기술
IV. 측정 방법
V . 결과
|
|
|
디지털 멀티미터 ( 고장수리 이용)
BNC probe 3개
저항 ( 1kΩ, 5kΩ, 10kΩ, 20kΩ)
콘덴서 (0.1uF)
4. 실험 내용과 방법
1. 1kΩ의 저항과 0.1uF의 콘덴서로 회로를 구성한다. (그림 1. 참조)
2. 파형발생기를 이용하여 Vs(t)에 구형파 인가
peak - to - peak 5V ,
|
|
|
회로를 계속 분석하고 직접 기판에 조립하면서 이해를 하게 되었다.실제로 회로가 동작을 할 때에는 정해진 규칙대로 동작하게 만들었지만 막상 동작하니까 신기했다. 1. 서 론
1.작품 제작 배경
2.프로젝트 진행 상황
2. 본 론
|
|
|
논리회로의 간략화
논리회로의 간략화를 위해 1비트 ALU(Arithmetic Logic Unit)를 작성해 본다. ALU는 2비트의 입력데이터와 2비트의 출력데이터, 그리고 2비트의 컨트롤데이터를 가진다. 2비트의 입력과 출력으로 구성되었지만 1비트 ALU라고 하는 것
|
|
|
결과>
위와 같이 구성을 했지만 실제 실험에서 사용하는 칩을 찾아보니 74164(8bit 쉬프트 레지스터)가 시리얼 입력을 받는 칩이었고 7495(4bit 쉬프트 레지스터)또한 위의 회로도에서 사용하지 않은 칩이었다.
실험에 맞추기 위해서 다시 짜기
|
|
|
3 분배법칙
a) (A+B)(A+C)=A+BC
b) AB+AC=A(B+C)
정리 4 a) A0=0
b) A+0=A
정리 5 a) A1=A
b) A+1=1
정리 6 a)
b)
정리 7 a) AA=A
b) A+A=A
정리 8 a) A(A+B)=A
b) A+AB=A
정리 9 학 습 지 도 안
◎ 디지털 논리회로
Ⅰ. 기본 논리 게이트(Logic Gate)
Ⅱ. 부울대수(Boolean Algebra)
|
|
|
회로를 구성하고 있는지 입력시 어떤 결과가 나오는지에 대해서도 궁금함을 가지게 되었다.
<문제>
2. 정논리 (Positive Logic)과 부논리 (Negative Logic)에 대해 기술하여라.
① 정논리 : 디지털에서 1과 0으로 나타내는 5V와 0V의 두 전압을 비교시
|
|
|
논리(wired Logic)회로이다. 입력변화에 EK른 출력 X와 Y의 값을 측정하라.
그림3-11 개방 컬렉터 TTL NAND 게이트 결선회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 /
|
|
메뉴펼치기
