|
언제나 전기를 다루는 실험은 정말 주의하며 실험해야한다는 것을 다시한번 되새기게 되었다. 1. 실험 제목
2. 실험 목적
3. 관련 이론
4. 실험기기 및 재료
5. 실험 실습 회로도와 실험 순서
6. 실험 결과
7. 검토 및 유의사항
8. 고 찰
|
|
|
실험을 진행한다. 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성이 있다. 이 실험에서는 공통 게이트 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 1.실험개요
|
|
|
실험에서는 공통 이미터 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험에서 확인하고자 한다. 1.실험개요
2. 실험 기자재 및 부품
3. 배경 이론
4. 실험 절자 및 Pspice simulation
|
|
|
실험 데이터를 실행데이터와 비교하라. 두 데이터 간의 차이가 있는 경우 그 차이를 설명하라.
출처
Robert L. Boylestad, Louis Nashelsky, “기초 전자회로 실험“, 인터비젼
http://asic.postech.ac.kr/3.Class/1.Classes/04_332/exp12.pdf
http://terms.naver.com/entry.nhn?docId=1
|
|
|
실험 26-2
아래 그림은 그림 26-2의 B급 증폭기이다.
이 모의실험에서는 먼저 바이어스 점 해석을 시작하라. 이 결과로부터 다음 질문에 답하라.
1. 전압원 VCC가 공급한 DC 입력전력은 얼마인가?
372.1㎽이다.
2. 어느 회로소자가 DC 전력을 가장 많
|
|
|
회로로 , 의 소스부분 는 가 0V이므로 라는 전류원이 된다. ,의 는 의 가 반으로 나누어지므로 이다. JFET 차동 증폭기에 대한 차동 전압 이득의 크기는 로 구할 수 있다.
이론
< PSpice 모의실험 27-1 >
아래에서 요구하는 데이터를 구하고, 질문
|
|
|
수평면 전일사량과 태양의 경사각
3. n형과 p형 반도체에 관한 조사 요약
4. 차단전류가 1mA, 개회로 전압이 0.66V인 경우에 아래의 측정자료로부터 필팩터를 계산하라
5. 필팩터가 크고 작은 것은 무엇 때문인가?
<참고문헌>
|
|
|
종이가 두 포토게이트를 지나는데 걸리는 시간을 측정할 수 있었다.
구슬의 초기위치 R을 측정하기 위해서 스마트폰 자를 사용하여 비교적 정확한 값을 도출해낼 수 있었다. 1. 실험 목적
2. 실험 과정 및 결과
3. 고찰
4. 조별 토론
|
|
|
회로에 연결된 모든 저항을 계산하면이므로 전체 저항은 667이 된다.
- Discussion
이번 실험에서는 전압, 전류, 저항 등 회로 연결에 필요한 다양한 공식과 원리들에 대해 알아볼 수 있었다. 세 가지 물리량 사이의 관계에 대해 알아보고, 실험을
|
|
|
학위논문(석사)-- 성균관대학교 일반대학원 : 기술경영학과 2016
저항기 사진
https://ko.wikipedia.org/wiki/%EC%A0%80%ED%95%AD%EA%B8%B0
인덕터 사진
http://ko.gsmagnetics.com/news/customized-i-inductor-common-mode-inductance-i-4037748.html
트랜지스터 사진
https://korean.alibaba.com/pr
|
|
메뉴펼치기
