|
회로
컬렉터 피드백 바이어스는 베이스 저항 RB를 전압원 VCC에 직접 연결하지 않고 컬렉터로 피드백 시킨 구조를 가지고 있으며, 컬렉터전압은 베이스-에미터 접합 JBE에 바이어스를 걸기 위한 것이다. 이러한 피드백 연결은 βDC 에 대한 영향
|
|
|
연결된 다른 소자들과의 접지가 달라지기 때문에, 그 측정값이 달라지기 때문이다.
두 번째 실험으로는 RLC회로에서 KCL법칙이 성립하는지에 대한 실험이었다. 병렬 연결된 RLC와 인덕터, 커패시터에 연결된 저항의 전압을 측정하여야 했다. 처
|
|
|
처리시 처리속도가 빠르다.
6. Multi-Chip의 종류 ● LCD & PDP
1. LCD
2. PDP
3. LCD와 PDP의 차이점
● NAND Flash Memory
1. Flash Memory의 개요
2. Flash Memory 특징
3. Flash Memory 종류
4. 낸드 플래쉬 메모리의 구조
5. NAND Flash의 특징
6. Multi-Chip의
|
|
|
회로의 우측을 바라다본 입력저항이 R2보다 10배 이상이 되면 무시하고 해석하여도 큰 오차는 없다. 그러나 10배미만이 될 경우에는 무시하여 해석하게 되면 회로해석시 많은 오차를 내포하게 되므로 Rin(base)와 R2를 병렬로 처리하여 전압분배
|
|
|
병렬로 연결한 실험이다. 이 실험에서는 따라도는 전동기에서 발생하는 전력이 최대가 되게 하는 부하저항의 크기를 알아야 하는데, 우리 실험에서는 명확하지 않았다. 대체로 20Ω근처에서 출력전력이 최대치에 도달하긴 하였으나, 그 이후
|
|
|
회로의 반응을 분석할 수 있다. 둘째, 동시에 여러 개의 덧셈 회로를 연결하여 병렬 덧셈 회로를 구현하는 것도 좋은 아이디어다. 이 경우 데이터 처리 속도가 어떻게 변화하는지를 조사할 수 있다. 셋째, 덧셈 외에도 뺄셈 및 곱셈 기능을 추
|
|
|
응답을 얻는다. 병렬 RLC 공진 회로에서의 Q factor는
이 된다.
3.실험계기 및 부품
▶ 보드 장치대 BR-3
▶ 실습 보대 NO-07(LC CIRCUIT and RESONANCE)
▶ Function Generator
▶ Digital Multi-Meter
▶ 오실로스코프
▶ 회로 연결 Cord 1.목적
2.이론
3.준비사항
|
|
|
회로를 시뮬레이션하기 위한 회로도
회로도를 시뮬레이션 한 결과
가변 저항을 500옴 씩 올리면서 2차 시스템의 전압 전류 측정
먼저 실험에 앞서서 2차 시스템의 각 damping에 대한 그래프를 확인 하기위해 pspice를 이용하여 2차 적분기를 작성하
|
|
|
회로를 다시 구성하였더니 측정이 잘 되었다. 전선이 연결이 잘 안될 수도 있고 전선에도 미미한 저항이 존재하므로 최대한 전선을 적게 사용하여 회로를 구성해야지만 보다 정확한 실험 결과값을 얻을 수 있었다.
- 나. 병렬 RLC 공진 회로의
|
|
|
병렬 공진 회로
5. 예상결과
RLC 직렬회로, 일 때,
일 때 일 때
일 때, 일 때
일 때
6. 참고문헌
대한전자공학회 편/ 전기전자기초실험/ 청문각
네이버 지식백과]공진회로[Resonance circuit] (물리학백과)
[네이버 지식백과]RLC 회로[RLC circuit] (물리학
|
|
메뉴펼치기
