|
구조
(2) J FET의 특성
(3) J FET의 동작
실험 방법
[실험 1 : 게이트 전압이 0V일 때(Vgs=0V)]
[실험 2 : 게이트와 역바이어스 걸렸을 때]
[실험 3 : 전달 특성]
[실험 4 : 자기 바이어스 공통-소스 증폭기]
사용부품 및 계기
실험 결과
토의
|
|
|
결과] 24장. MOS-FET 공통 소스 증폭기
실험 목적
[실험 장비 및 재료]
[기초이론]
(1) 증가형 MOS-FET
● 감소형과 증가형
(2) 공핍형 MOS-FET
(3) JFET의 바이어스
1) 자기 바이어스
2) 게이트-소스 전압
3) 자기 바이어스선
4) 소스 저항
|
|
|
가정함으로써 설명하였으며 그 공로로 1921년에 노벨 물리학상을 수상했다.
R/E/P/O/R/T
<BLDC MOTER>
과 목 전기공학실험Ⅳ
제출일자 2009 . 10. 23
학 과 전기공학
지도교수 조윤현 교수님
분 반/ 조 2분반 4조
학 번 0753621
이 름 이 상엽
|
|
|
전류는 수식 5와 같다.
두 개의 회로에 공통적인 잡음이나 DC 전압이 존재할 때, 공통 잡음 신호와 공통 DC 전압을 제거하고 두 신호 선의 차이 전압만 증폭하기 위해 위의 difference amplifier를 사용한다. 1. 관련 이론
2. 실험 결과
3. 결론 및
|
|
|
결과적으로 출력단에 연결된 저항에서는 입력과 같은 주파수의 크기만 증폭된 전압이 측정되는 것이다. 시뮬레이션에서 입력과 출력의 위상차가 180도 였는데 실험을 하면서 그 이유도 알아보면 좋을 듯 하다.
그리고 바이패스 커패시터가
|
|
|
전압 이득은 단순한 상수가 아니고 주파수와 상관 관계를 가진다.
위의 주파수 응답을 보면 낮은 주파수에서의 이득은 100dB 즉, ?10?^5을 넘어가기 때문에 무한대로 여긴다. 1. 관련이론
2. 실험 결과
3. 결론 및 discussion
4. 참고 문헌
|
|
|
효과적인 대역여파기를 제작하는 데 있어 매우 중요하며, 이를 통해 다양한 기술적 도전을 해결할 수 있는 기반이 마련된다. 1. 서론
2. 실험 장비 목록
3. 이론적 배경
4. 설계 절차
5. 실험 방법
6. 예상 결과
7. 분석 및 토의
8. 결론
|
|
|
NFC 작동 원리
4) 전파의 파장
5) 루프 안테나의 원리
3. 제작 과정
1) 루프 안테나의 제작 단계
2) 공진 주파수 분석
3) 13.56MHz RFID 시스템 구성
4) 커패시터의 역할
5) 트랜지스터 스위치의 작동 방식
4. 실험 결과
5. 프로젝트 발표 및 결론
|
|
|
실험 이였다. 입력이 없는 상태였음에도 이렇게 offset이 생긴다는 점은 OP Amp에 공급되는 DC전원에 의해서 생긴 offset이라 생각된다. OP Amp는 이상적으로 입력저항은 무한대이지만, 실제로는 약간의 입력전류가 존재한다. 두 입력단자에 흐르는
|
|
|
실험 결과
1) 공통 베이스 직류 바이어스 결과
2) 공통 베이스의 교류 전압 이득 결과
3) 입력 임피던스 Z_i 결과
4) 출력 임피던스 Z_out 결과
5) EF 회로 직류 바이어스 결과
6) 이미터 플로어의 교류 전압 이득 및 임피던스 결과
4. 문제 및 해
|
|
메뉴펼치기
