|
초과하는 신호를 차단하는 LPF를 먼저 통과시키고 특정주파수 이하의 신호를 차단하는 HPF를 통과시키면 특정주파수만 남게되어 주파수 선택이 가능해진다. 1. 실험목표
2. 실험에 대해 알아야할 이론
3. 실험 내용
4. 결론
|
|
|
실험 고찰
1. MUX와 DEMUX의 응용분야에 대해 실제 예를 들어가면 기술하시오.
2. 81 MUX와 26 DEMUX를 설계하고, 설계한 회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
|
|
|
회로를 설계하였음을 알 수 있다.
2조합의 경우 총 저항은 330Ω + 1.2kΩ + 4.7kΩ = 6.23kΩ이 되도록 하였다. 회로에는 4mA의 전류가 흘러야 하므로, V = IR = 6230 × 0.004 ≒ 24.9V, 즉 전압은 24.9V가 되어야 한다.
6.23kΩ의 저항을 사용하고 전압을 24.9V 걸어
|
|
|
전기화학회
ⅵ. 정도운 외 2명(2006), 임피던스법을 이용한 혈류량 변화 측정, 한국해양정보통신학회 Ⅰ. 임피던스와 등가회로
1. 특성 계산상의 가정
2. 등가 회로의 유도
Ⅱ. 임피던스와 교류회로
1. 실험 목적
2. 이론
1) 리엑턴스(Reacta
|
|
|
논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
(5). T Flip-Flop
5. Simulation
(1). SR Latch 회로
(2). D Flip-Flop
(3). JK Flip-Flop
(4). T Flip-Flop
6. Experimental Results
(1). SR Latch 회로
(2). D Flip-Flop
(3).
|
|
|
조합 논리 회로로서 여러개의 입력 단자 중 어느 하나에 나타난 정보를 여러 자리의 2진수로 코드화하여 전달한다.
8진-2진 부호기 진리표
입 력
출 력
8 진 수
A
B
C
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
5
1
0
1
6
1
1
0
7
1
1
1
8진-2진 부호기 회로도
블록도
|
|
|
논리합회로(NOR회로)이다. 이와 같이 기본적인 논리회로를 조합함으로써 배타적 논리합회로(XOR회로)와 다수결회로 등 복잡한 논리연산회로를 만들어낼 수 있다. 논리 회로 등의 동작 원리를 습득하여 디지털 응용 회로의 설계, 제작 관련 실무
|
|
|
가/감산기를 배웠다. 앞장에서 배웠던 가산기, 감산기를 합친 IC이다.
가산기이냐 감산기이냐의 기준은 제어입력신호를 무엇으로 주는가에 따라 IC의 기능이 달라졌다. ｢실험 9｣비교기 회로
｢실험 8 간단한 논리 회로 실험
|
|
|
논리도를 만들고, Compile을 한다.
3) 결과 분석
▶ Simulation 한 결과
input
output
A1
A0
B1
B0
BR1
D1
D0
BR0
0
0
0
1
1
1
1
1
0
1
0
1
0
0
0
0
0
1
1
1
1
1
0
0
1
0
1
0
0
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
<진리표>
실험 2-1 과 같이 XOR 연산자는 두 bit가 서로 같으면 0이 되고,
|
|
|
만들기 어려움
- Glitch의 염려가 없음
- 작은 전달지연으로
인해 빠른 클럭신호에
의해 구동할 수 있다는 장점 1) 실험 제목 : Shift Register
2) 목적
3) 관련이론(참고문헌)
레지스터
직렬전송
병렬 로드가 가능한 양방향 자리 이동 레지
|
|
메뉴펼치기
