|
변동, 측정자의 주의력 동요 등에 의한 우연 오차가 있을 수도 있다.
무엇보다 FET의 여러 가지 Bias 회로에 대해서 알 수 있었고, 각 Bias 마다 전압의 특성, FET의 용도에 대해 명확히 알 수 있었다. 1. 실험결과
2. 검토 및 고찰
3. 토의
|
|
|
1. 실험 목적
2. 실험 원리
① 다이오드 전압-전류 특성
② 반파 정류기
3. 실험방법
① 다이오드 전압-전류특성 실험
② 반파 정류기 실험
실험결과 및 검토
실험 결과
1. 다이오드 실험 측정 기록표
2. 반파 정류기 실험측정
|
|
|
실험의 목표
2. 이론적 배경
1) 차동증폭기의 원리
2) 합산증폭기 개요
3) 미분기 및 적분기의 기능
3. 사용 장비와 재료
4. 실험 절차
1) 차동증폭기 실험
2) 역합산증폭기 실험
3) 미분기와 적분기 실험
5. 결과 분석
1) 차동증폭기의 성능
|
|
|
전자공학이다. 앞으로 전자와 기계는 서로 분리될 수 없는 분야가 될 것이다. 만약 둘 중하나라도 설계에서 문제가 있다면 당연히 제대로 작동하지 않을 것이다. 1. RLC회로의 배경지식
2. 실험 용어 조사
3. 실험 결과
4. 실험결과 관찰
|
|
|
실험하기 전에 꼭 1:10 비율로 맞춰놓고 실험을 진행한다.
함수발생기(Function Generator)
1.함수발생기(Function Generator)의 사전적 정의
함수 발생기(函數發生機, Function generator)는 전자 시험 장비 혹은 소프트웨어의 한 종류로, 전자 신호인 파형을 발
|
|
|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
결과의 적절성을 보여라. Freq= 10 kHz, = 20 mV로 하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time = . (단, 트랜지스터의 제조사에 따라 실제 증폭율과 차이를 보일 수 있음)
Schematic (Differential mode)
Differential Mode (vi+, vi-, vo1, vo2)
Schem
|
|
|
실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절
|
|
메뉴펼치기
