|
T = 1.44/(+2)
(3) 각각의 멀티바이브레이터의 출력을 관찰하여 출력 주파수를 구하여 이론적인
주파수와 비교하라.
T = 0.693RC, f = 1/T = 1/0.693RC
100Ω - 10㎌
이론 : T = 6.93*10^-4, f = 1443㎐
실제 : T = 0.4s, f =2.5 ㎐
100Ω - 330㎌
이론 : T = 0.023, f = 43.7㎐
실
|
|
|
실험 2 : T-FF의 실험
JK-FF의 J, K 입력을 서로 연결하여 T-FF을 구성한다. 아래 그림과 같이 기본 게이트로 구성된 JK-FF로부터 T-FF을 구성하고 입력 T에 대한 출력 Q와 Q(bar)를 확인하여 표에, 동작특성은 타이밍도에 나타낸다.
①실험 1의 ①~⑤를 반
|
|
|
지 카운터가 되는 칩이다. 0부터 12까지, 13카운트를 하기 위해서 and게이트와 nand게이트를 이용하여 회로를 만들었다. 전압원과 접지를 달아서 클럭을 주게 되면 카운터가 되는 것을 검증하였다.
1번과 2번 실험에서의 회로는 JK플립플롭과 T플
|
|
|
플립플롭의 오동작이나, 회로설계과정중의 short 가 있을 수 있다.
Reference
참고도서
(디지털 논리와)컴퓨터설계 Mano, M. Morris 교보문고
(공학도를 위한 알기쉬운)디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트
http:
|
|
|
플립플롭에 있어서는 입력과 출력이 분리되어 레이스 문제가 최소화된다. 그림 6은 RS 주종 플립플롭의 회로를 보인 것이다.
그림 6 RS 주종 플립플롭
JK 플립플롭
JK 플립플롭은 RS플립플롭과 T플립플롭을 결합한 것이다. 입력은 J, K두개로서,
|
|
|
7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4. 실험 순서
|
|
|
JK플립플롭 이론을 확실하게 구현할 수 있었다. 이 실험에서는 클럭값에 따라 값이 달라진다는 것을 알 수 있었는데, 클럭값이 0일 때에는 변하지 않다가 1이 되었을 때 입력값에 따른 결과값이 출력된다는 것을 확인 할 수 있었다.
모든 실험
|
|
|
이번 실험으로 끝나는게 아니라 실제로 많이 쓰이고 중요한 만큼, 기억소자라는 것을 활용해 다른 회로도 꾸며볼 수 있는 연습을 해보면 좋을 것 같다. 디지털 공학 실험
4장 각종 Latch와 Flip-Flop
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
결과가 잘 나왔다면 위의 사진과 같은 파형을 얻을 수 있었을 것입니다. (7476 소자로 시뮬레이션이 가능했다면 파형은 실제실험에서 오실로스코프의 역할을 하는 vpulse소자를 이용하여 파형을 얻어낼 수 있었을 것입니다.) 실험목적
예비
|
|
|
JK 플립플롭, 74S74 D 플립플롭에 관해 회로를 조사하고 setup 및 hold 시간, Tsu, Th와 Tplh, Tphl에 대해 자료 값을 조사하고 그 정의를 적어라.
74LS73 JK 플립플롭 회로도 및 시간값들
74S74 D 플립플롭 회로도 및 시간값들
Tsu
Set up 시간. Sampling이 일어나기
|
|
메뉴펼치기
