|
D, T, RS 등등이 있듯이, 데이터 기억, 데이터 토글, 데이터 기록, 삭제 등등에 사용될 수 있다. 그리고 F/F는 어떻게 조합하느냐에 따라 다양한 기능을 수행할 수 있다. 1. 목 적
2. 실험 준비물
3. 설계실습 계획서
* 래치와 플립플롭 이론
|
|
|
JK 플립플롭
♧ 정의 : 입력단자를 3개 이상가지고 있는 것으로 CK는 클럭펄스이다.
- JK 플립플롭은 RS 플립플롭과 T 플립플롭을 결합한 것이다
- 입력은 J,K 두개로서, 각각 RS 플립플롭의 S,R과 마찬가지의 역할을 한다
- JK 플립플롭에서는 T 플
|
|
|
인가되게 하면 정상적인 동작이 이루어진다. ▣ 실험 목적
▣ 실험 이론
▣ 예비과제
⑴ Latch 회로와 Flip-Flop회로를 비교 설명 하라.
⑵RS flip flop을 JK, D, T flip flop으로 변환시켜라.
⑶Race problem에 대하여 timing chart를 이용하여 설명하라.
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
- http://blog.naver.com/park8806?Redirect=Log&logNo=40037023409 실험관련 이론
1)래치
2)플립플롭
※플랩플롭 개요
래치와 플립플롭의 종류
1)비동기식(S-R)래치
2)동기식 S-R 래치와 S-R 풀리풀롭
3) D래치와 D플립플롭
4) J-K플립플롭
5) T 풀리풀롭
|
|
|
플립플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지종류가 있다. 1비트의 정보를 저장할 수 있는 장치로 정상 출력과 보수화된 출력(Q,Q')을 가짐
Q = 1 : Set, Q = 0 : Reset
클록(Clock,C)이라는 제어입력(Triggering)을 가지며 입
|
|
|
실험상으로는 클럭신호를 사람의 손으로 하므로 정확한 데이터를 얻기 어려울 수을 것이다.
Pspice 시뮬레이션 결과
level sensitive transparent RS
Edge-triggered RS 플립플롭
Reference
1. http://princess.kongju.ac.kr/DigitalMain/framekor.htm
2. 디지털공학, 신화전산기
|
|
|
결과 값은 예측할 수 없는 단점이 있다. 마지막으로 D플립-플롭의 실험을 하였는데 상당히 오래 걸렸다. 회로의 실수도 있었지만 오실로스코프의 파형을 제대로 그려 내지 못했다. 이유인 즉 프로브를 찍을 곳을 제대로 찾지 못해 파형이 엉망
|
|
|
실험 (6)은 PRESET과 CLEAR과 CLK값에 따라 변화하는 Q값을 관찰하는 실험이었고, D 플립플롭의 진리표를 참고하면서 올바른 결과값이 나오는지 확인하면서 실험을 하여 올바른 결과 값을 출력시킬 수 있었습니다.
실험 (7)은 SN7476 소자 (JK 플립플롭
|
|
메뉴펼치기
