|
ttp://idec.kwangwoon.ac.kr/openlec/year99/july/070813_5/tsld125.htm 실험 결과
실험1.
실험분석
실험2
회로도
시뮬레이션
실험분석
실험3
회로도
시뮬레이션
결과 사진
결론
실험4
회로도
시뮬레이션
실험결과
실험 진리표
실험 3과의 비교
|
|
|
D 플립플롭을 나타내는 회로로서 앞 절의 클럭 동기 RS 플립플롭과 유사한 구조를 가지고 있다. 차이점으로는 두 개의 입력 R과 S가 하나의 입력 D로 바뀐 것으로 입력 D가 클럭 동기 RS 플립플롭의 입력에 S에 그대로 연결되고 입력 R에는 입력 D
|
|
|
실험의 회로도와 실험은 참임을 알 수가 있다.＿
제목 : 4비트 직렬 레지스터
(SI PO : Serial-In Parallel-Out)
실습 날짜 : 11월 15일
목적 : 4비트 직렬 레지스터의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
＿고찰
4개의 D 플립플롭을 사용하
|
|
|
플립플롭의 작동을 직접 확인하고, 이들이 통신 장치나 프로세서 설계에 어떻게 활용되는지 탐구할 수 있었다. 향후 연구 방향으로는 다양한 형태의 플립플롭을 활용한 메모리 구조의 최적화와 고속 신호 처리 응용 분야에서의 실험이 필요
|
|
|
않는다. 따라서 f/f의 상태를 변하게 하고 싶을 때는 T에 1을 입력시키면 된다.
여기표는 순차논리회로를 설계하는데 중요한 자료들 이다. ▷플립플럽(Flip-Flops)
1)비동기식 RS 래치
D f/f
4)JK f/f
5)T f/f
6)Master-Slave형 f/f
7)플립플롭의 여기표
|
|
|
실험 (7)은 제가 생각하기에 시뮬레이션을 돌릴 때 회로를 올바르게 설계했다고 생각하는데 실험을 돌리면 에러가 났습니다. 그 이유를 알아보았는데 플립플롭 안에 있는 래치는 초기 값에 0또는 1의 값으로 초기화 시켜줘야 하는데 그 설정을
|
|
|
○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
○ 심층 탐구
○ 모의실험&실험예측(PSPICE Simulation)
|
|
|
실험으로 확인한다.
② 카르노 맵으로 논리식을 간소화하는 방법을 익힌다.
③ 카르노 맵으로 간소화한 논리식을 실험으로 확인한다.
④ 카르노 맵을 묶는 방법에 따른 차이를 실험으로 확인한다.
⑤ RS 플립플롭의 회로 구성과 동작을 실험한
|
|
|
D F/F을 이용해서도 T F/F을 구성할 수 있는 것이다.
※ 실험 결과 : 먼저 J-K F/F을 이용해서 T F/F을 구성하는 실험은 어렵지 않게 끝낼 수 있었다. 그리고 결과도 T F/F과 같이, 번갈아가면서 출력값이 바뀌는 것을 LED를 통해 눈으로 확인할 수 있었
|
|
|
플립플롭 이란?
JK 플립플롭은 RS 래치에서 금지된 입력(RS 래치에서 RS=\'11\')을 토글로 바꾸어 동작하도록 만들어진 플립플롭이다. 결국 RS 플립플롭에 토글 기능을 합친 플립플롭이다.
입력 JK가 논리 입력 00, 01, 10은 RS 플립플롭과 같고, JK=11일
|
|
메뉴펼치기
