|
않는다. 따라서 f/f의 상태를 변하게 하고 싶을 때는 T에 1을 입력시키면 된다.
여기표는 순차논리회로를 설계하는데 중요한 자료들 이다. ▷플립플럽(Flip-Flops)
1)비동기식 RS 래치
D f/f
4)JK f/f
5)T f/f
6)Master-Slave형 f/f
7)플립플롭의 여기표
|
|
|
), 7476(JK F/F), 7448(Decoder)
저항 : RS래치용(5K, 3.9K), 발진(47K * 2), 스피커 출력(1K)
커패시터 : 발진(1uF), 리셋스위치용(33u)
세그먼트, 스피커, 스위치
전체회로도 ․ 동작설명
․ 부분별 설계과정
․ 부품목록
․ 전체 회로도
|
|
|
F/F은 현재 Q가 저장하고 있는 한 비트의 정보를 다음 입력이 들어올 때까지 유지
- 이 플립플롭은 한 비트 시간의 지연(delay) 소자 역할
- 한 비트 정보를 임시로 보관하는 레지스터(register)로 많이 사용
5. JK 플립플롭(JK F/F)
- RS 플립플롭 : 입력
|
|
|
F/F로D F/F 구현
2) JK F/F 로D F/F 구현
3) 기호
4) 진리표
5)동작표
6. 비동기 회로
-동기형입력:입력데이터가클럭펄스에동기되어동작
-플립플롭에는클럭펄스와는관계없이플립플롭을세트하거나클리어할수있는비동기적인입력이 제공되는데이를비
|
|
|
JK Flip Flop이며 이는 Falling edge에서 값이 변하도록 설계되어 있는 특징을 지니고 있다. Data sheet를 통해 내부구조 및 진리표를 나타내보면 다음과 같다.
< 74LS73 내부 구조 >
< 74LS73 진리표 >
5. 결론
JK Flip Flop인 74LS73을 사용해서 비동기식 4
|
|
메뉴펼치기
