|
력한 래치 회로
EN 신호가 1일 때만 동작하도록 회로를 설계
EN 입력이 1이면 S와 R의 입력이 래치 출력에 영향을 줄 수 있으나
EN 입력이 0이면 S와 R의 입력에 무관하게 되어 이전 상태를 유지
→ gated RS 래치(gated RS latch)라 한다.
3. RS 플립플롭(RS
|
|
|
대하여 예상되는 입출력의 관계를 설명하라.
설정시간이란 데이터 입력이 플립플롭에 신뢰성 있게 입력될 수 있도록 클럭 펄스의 트리거 에지가 발생하기 전에 입력이 미리 일정한 레벨을 유지해야 하는 최소의 시간이다. (f)와 (g)는 입출력
|
|
|
플립플롭의 회로를 그려라.
JK 플립플롭은 (0,0)입력인 경우 전 상태를 유지하지만 (0,1) 입력인 경우 RESET이 되고 (1,0)인 경우 SET이 된다. 그리고 (1,1)인 경우 토글되어 앞에 출력된 값의 반대 값이 출력된다.
(7) 래치(latch)에 대하여 조사하고, 래
|
|
|
플립플롭이 좀더 안정적인 동작을 보장한다는 의미이기도 하다.
⑵RS flip flop을 JK, D, T flip flop으로 변환시켜라.
⇒
RS flip flop
JK flip flop
⇒
RS flip flop
D flip flop
⇒
RS flip flop
T flip flop
⑶Race problem에 대하여 timing chart를 이용하여 설명하라.
Race problem
|
|
|
대하여 이해를 더 명확하게 할 수 있었으며, 카운터의 특성이라던지 , 여기표 , 상태도 등 사용법을 익숙하게 할 수 있는 과제였다.
원래의 과제였던 7-세그먼트를 이용한 학번 출력 또한 이와 같이 플립플롭을 사용하여 상태도를 작성하면 쉽
|
|
 |
플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
? 지원자는 왜 전자공학 학술이론을 연구 개발하려하나? 1500단어 18
기술 발전과 혁신: 19
문제
|
|
 |
대하여 아는 것을 말해보십시오.
2. 대기업과 벤처 기업의 차이가 무엇인가?
3. 지원동기
4. 자기소개
5. 입사 후 물건 판매를 시킨다면 어떻게 할 것인가?
6. 자신이 한 연구에 대해 말하라.
7. 성격의 장단점 1. 지원동기
2. 성장배경 및 학
|
|
메뉴펼치기
