|
1)이 입력되어 출력에 LOW가 나오게 된다. T 플립플롭은 입력된 값이 연속적으로 토글(toggle)되면서 출력 값이 계속해서 HIGH 와 LOW를 반복하게 된다.
(6) JK 플립플롭이 그림 7의 진리표와 같이 동작함을 확인하고, PR/CLR JK 플립플롭의 회로를 그려
|
|
|
회로의 enable 단자로 입력
-입력 클럭의 상승 모서리 직후의 매우 짧은 시간(Δt) 동안만 래치 회로가 동작
-SR 플립플롭에서는 S와 R이 동시에 '1'이 되도록 입력하면 안 됨.
1)회로도
2)기호
3)진리표
4)상승에지 트리거S-R 플리플롭
5)하강에지 트리
|
|
|
회로, 학문사, 1991
◎ 황희승, 디지털 설계, 동일출판사, 1991 Ⅰ. 개요
Ⅱ. 플립플롭(플립플롭회로)의 개념
Ⅲ. 기본적인 플립플롭(플립플롭회로)
Ⅳ. PR/CLR RS플립플롭(플립플롭회로)
Ⅴ. JK 플립플롭(플립플롭회로)
Ⅵ. 에지트리거
|
|
|
트리거 된다.
- 클럭 펄스가 인가되면 A 단은 매 클럭 펄스마다 반전되며, B 단은 출력 A가 1(높은 전압 상태)일 때만 클럭 펄스에 의해서 반전되고, C 단은 출력 A와 B 가 모두 1로 될 때 클럭 펄스에 의해 반전된다.
[출처] 플립플롭|작성자 enly&nb
|
|
|
1) <그림 11>의 회로를 구성하고, 입출력 간의 특성 진리표를 완성한다.
(2) JK = 11 인 경우에 다은 상태 출력 Q+는 가 되지않음을 분석하고, 이 문제를 해결하기위한 주종플립플롭과 에지 트리거 플립플롭의 구조와 동작을 기술한다.
(3) <그
|
|
 |
1) 계획 및 일정 -------------------- p.3
(2) 블록다이어그램 -------------------- p.3
(3) 부품 상세 -------------------- p.4
Ⅲ. 작품 기능
(1) 회로도 ----------------------- p.17
(2) 작품 설계 ---------------------- p.18
(3) 흐름도 --------
|
|
 |
회로 (Digital Logic Circuits)
□ 기본 논리 게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
?
|
|
메뉴펼치기
