|
력한 래치 회로
EN 신호가 1일 때만 동작하도록 회로를 설계
EN 입력이 1이면 S와 R의 입력이 래치 출력에 영향을 줄 수 있으나
EN 입력이 0이면 S와 R의 입력에 무관하게 되어 이전 상태를 유지
→ gated RS 래치(gated RS latch)라 한다.
3. RS 플립플롭(RS
|
|
|
플립플롭|작성자 enly 4 - 3 수치적 연산
4-3-1 래치(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
4-3-2 레지스터와 카운터
(1) 레지
|
|
|
플롭이 그림 7의 진리표와 같이 동작함을 확인하고, PR/CLR JK 플립플롭의 회로를 그려라.
J
CLK
K
(7) 래치에 대하여 조사하고, 래치와 플립플롭의 차이와 장단점을 설명하라.
플립플롭은 동작 조건에 따라 크게 두 종류로 나눌 수 있다. 비동기형
|
|
|
Background
◈ 카운터(counter)
(1) 비동기형 카운터
(2) 동기형 카운터
◈ 동기식 순차회로와 비동기식 순차회로
◈ 동기식 modulo-N 카운터
◈ BCD 카운터
5. Simulation
6. Experimental Results
7. analysis
8. Conclusion
9. References
|
|
|
D가 1이면 3번 게이트의 출력을 0으로 하여 플립플롭을 세트 상태로 놓으며,D가 0이면 4번 게이트의 출력이 0으로 되어 플립플롭을 클리어 상태로 만든다. 클럭된 D 플립플롭의 기호이다. 상태방정식은 플립플롭의 다음 상태가 D입력과 같으며
|
|
메뉴펼치기
