|
입력 D로 바뀐 것으로 입력 D가 클럭 동기 RS 플립플롭의 입력에 S에 그대로 연결되고 입력 R에는 입력 D가 NOT 게이트를 거쳐 연결되는 것 이다. 이렇게 구성된 회로의 동작은 다음과 같다. 가. D 플립플롭
나. JK 플립플롭
다. 8bit-Counter
|
|
|
디지털공학실험 ? VHDL실습(D-FF,JK-FF,Counter) 결과 보고서
※ 모든 사진은 위에서부터 모듈, 테스트벤치, 시뮬레이션, 진리표 순서입니다.
|
|
|
bit의 카운터의 구성을 할수 있음을 확인 할수 있었다. 비동기 카운터가 동기식 카운터에 비해 속도가 다소 떨어지지만 동기식 카운터가 갖는 정보의 손실이라는 측면에 효과적으로 사용될수 있다. 비동기 카운터는 D 혹은 JK-FF를 이용하여 구
|
|
|
8051의 특징
8051 외부구조
8051 내부구조
중앙 연산 처리 장치 (CPU)
① ALU(Arithmetic Logic Unit)
② 제어부 (Control Unit)
③ Accumulater(ACC)
④ Address Register
⑤ PSW(Program Status Word)
⑥ Program Counter(PC)
⑦ 그 외의 CPU 레지스터
메모리 구조
프로그
|
|
|
83의 입력과 출력단자를 정확히 알아두어 실습 시 실수하지 않도록 유의해야겠다. 또한 8비트의 경우도 carry의 입출력에 유의하여 실수하지 않도록 해야겠다. 1. 실험 목표
2. 실험 준비물
3. 예비 이론
4. 실험 방법 및 시뮬레이션
5.
|
|
 |
8, 225 (1998)
[7] Liu Limin, Zoran Salcic, Li Dong, \"FPGA Hardware Devices with Single
-Instruction Driving For An Embeded Mobil Computing Platform.\" Proceedings. 4th International Conference on ASIC, 2001 Page(s): 514 -517
[8] Yong-Sun Na, Oh-Kyong Kwon, \"A single chip driver system for 1.2inch
|
|
메뉴펼치기
