|
해 보니 전혀 그렇지가 않았다.
Reference
참고도서
(디지털 논리와)컴퓨터설계 Mano, M. Morris 교보문고
(공학도를 위한 알기쉬운)디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트 1. JK 플립플롭
2. T 플립플롭
|
|
|
D-FF회로의 동작
나. D-FF를 이용한 이동 방향을 검출회로
(1) 회로와 패턴
◎ 회로 설명
◎ 플립플롭회로의 변환
5. 시프트 레지스터(Shift Register)회로와 응용 제작
(1) 시프트 레지스터의 구조와 동작 실험
(2) 시프트레지스터 응용 LED 점
|
|
|
플립 플롭의 CP 입력에만 클록 펄스가 입력되고, 다른 플립플롭은 각 플립플롭의 출력을 다음 플립플롭의 CP입력으로 사용하는 것이다. 동기 카운터는 모든 플립 플롭의 CP입력에 동일한 클록 펄스가 입력되고 특정 플립플롭의 상태 변화는 플
|
|
|
플립플롭(Flip-Flop)
RS 플립플롭
시뮬레이션 결과
D 플립플롭
시뮬레이션 결과
JK플립플롭
시뮬레이션 결과
비동기식 10진 카운터
시뮬레이션 결과
발진회로
시뮬레이션 결과
소자검색
검색 홈페이지(1) questlink
검색 홈페이지(2) chipinfo
|
|
|
실험에서 사용하게 될 소자로서 Dual JK Flip Flop이며 이는 Falling edge에서 값이 변하도록 설계되어 있는 특징을 지니고 있다. Data sheet를 통해 내부구조 및 진리표를 나타내보면 다음과 같다.
< 74LS73 내부 구조 >
< 74LS73 진리표 >
5. 결론
JK Fl
|
|
|
실험을 하라.6-1) PRESET = CLEAR = 1로 두고 진리치표를 작성하라.6-2) 6-1)의 상태에서 Ck=1을 두고 D의 입력 변화에 따른 출력 변화를 관찰하라. 6-3) 6-1)에서 PRESET = 0을 두고 6-1)의 진리치표를 완성하라.
7) SN7476을 이용하여 PRESET = 1, CLEAR = 1로 두고 다
|
|
|
D의 입력에 따른 결과를 측정하는 것이고, 세 번째는 첫 번째와 같은 조건에서 PRESET 값이 0일 때의 결과를 측정하는 실험이었다. 실험을 통해 알 수 있었던 점은 SN7474소자는 부논리회로(Active Low)라는 것이다. 즉 7474는 D플립플롭과 RS플립플롭이
|
|
|
실험 1의 ①~③을 반복 한다.
② 구형파 발생기를 통해 CLK의 클럭신호 파형에 대한 , 출력파형을 오실로스코프로 확인한 후, 오실로스코프로 관측한 결과 파형을 타이밍도에 나타낸다. 1.실험 목적
2.실험 이론
(1)RS 플립플롭
(2)D 플립플롭
|
|
|
플립플롭의 진리표를 확인하는 실험이 었다는걸 깨달았다. 실험테스트 결과 D입력을 클럭펄스가 아닌 Q 출력을 넣게 될경우에는 파형이 클럭펄스 상승에지상태일때 마다 출력이 변한다는 결론을 알수 있었다.
이번실험을 RS래치의 응용에 관
|
|
|
- http://blog.naver.com/park8806?Redirect=Log&logNo=40037023409 실험관련 이론
1)래치
2)플립플롭
※플랩플롭 개요
래치와 플립플롭의 종류
1)비동기식(S-R)래치
2)동기식 S-R 래치와 S-R 풀리풀롭
3) D래치와 D플립플롭
4) J-K플립플롭
5) T 풀리풀롭
|
|
메뉴펼치기
