|
플립플롭의 전송 지연 시간이 50ns이고 게이트의 전송 지연 시간이 20ns라면 최대 클럭 주파수를 구하시오.
sol)
지연시간에는 플립플롭 지연시간만 3배로 걸리므로 총 지연시간은 150ns이다.
그러므로 최대 클럭 주파수는 1/150ns = 6.7MHz 이다.
7.11
|
|
|
☆ 목차
1. 컴퓨터 시스템에서의 RAM과 ROM의 위치
2. RAM의 종류
3. SRAM과 DRAM의 비교
4. SRAM의 동작원리 - 플립플롭
5. DRAM의 동작원리 - 콘덴서
6. ROM의 종류 및 동작특성
7. Flash Memory
☆ 발표목적
1. RAM과 ROM의 종류에 대해 자세히 파악
|
|
|
**래지스터, 플래그
공통점 - CPU내 고속 기억장치
CPU가 사용할 값이나 연산의 중간 결과를 일시적으로 저장해 두는 기억장치
차이점
레지스터
직렬로 연결된 “플립플롭”이나 “래치”로 구성
플래그
연산 결과의 특정한 상
|
|
|
플립플롭을 발사할때 SET하고 돌아올 때 RESET하고 플립플롭
의 출력파형을 조사하면 거리를 구할 수 있다.
Cm단위로의 표시 – 기준 펄스의 주파수를 적절히 조정하고
그에 맞게 7-Segment LED를 배치하면 기준펄스와 측정된 펄스
와의 차이
|
|
|
는 링 카운터와 유사하다. 차이점은 최종 출력을 역전시켜 처음단의 입력에 연결한 것이다. mod-4 존슨 카운터의 출력은 0 0 0 0 -1 0 0 0 - 1 1 0 0 - 1 1 1 0 - 1 1 1 1 - 0 1 1 1 - 0 0 1 1 - 0 0 0 1 로 된다. 마지막 플립플롭의 출력의 보수화된 출력을 첫 플립플
|
|
|
◎ Counter
- 플립플롭의 주요 응용으로서 입력되는 펄스의 수를 세는 카운터(counter)가 있다.카운터는 단순히 입력 펄스의 수를 세는데 사용될 뿐만 아니라 디지털 계측기기와 디지털 시스템에 널리 사용된다. 클럭 펄스처럼 펄스가 일정 주기
|
|
|
비동기식 카운터
각 플립플롭의 트리거 입력을 전단의 출력에 연결하여 전단의 출력이 후단의 입력으로 들어와 동작하도록 구성
직렬카운터, 리플카운터 비동기식 카운터
동기식 카운터
|
|
|
사용 칩에 대한 설명
74_76 JK 플립플롭
두 개의 입력 J, K를 갖는다.
J=K=1이면 출력 값은
반전된다.
그리고 CLK가 하강에지 일 때
출력 값에 변화가 생긴다.
74_163 Modulo 16 Counter
P 와 T 는 Enable 단자로
값이 1로 입력 되었을 때 CLK 값에 따라 출
|
|
|
51.65%로서 주어진 조건 50%에 거의 맞는다고 할 수 있다.
문제 2. Multisim을 이용하여 Negative set 및 reset 기능이 있는 D-FF를 가지고 비동기 MOD3인 2진 카운터를
설계하여라.
문제 3. 3-비트 레지스터로부터 j-k 플립플롭으로 만든 3-비트 레지스터로 병
|
|
|
|
부품 명
기능
74 LS 190 (3개)
UP/DOWN 10진 카운터 ,입력을 카운트하는 주요 기능 요소
74 LS 47 (3개)
BCD-7SEG-DCD, 들어온 입력을 BCD-7SEG에 맞게 변환
7-SEGMENT-DISPLAY (3개)
카운트된 수 표시용 디스플레이
74 LS 76 (3개)
JK플립플롭, 링-카운터 제작 시
|
|
메뉴펼치기
