|
시립대 전전설2 Velilog 결과리포트 2주차
목차
1.실험 목적
2.배경 이론
1) Xilinx ISE의 특징
2) Xilinx ISE Design Entry
3) Xilinx ISE Compilation
4) Isim Simulator
5) AND Gate
3.실험 장비
1) 장비
2) 부품
4.실험 결과
1)AND
2) HalfAdder
5.결론 및
|
|
|
시립대 전전설2 Velilog 결과리포트 3주차
목차
1. 실험 목적
2. 배경 이론
1) Gate Primitive modeling
2) Behavioral modeling
3) AND Gate
4) NAND Gate
5) NOR Gate
3. 실험 장비
1) 장비
4. 예상결과
5. 시뮬레이션 결과와 실험 결과의 비교
1) 1bit Fu
|
|
|
시립대 전전설2 Velilog 결과리포트 6주차
목차
1. 실험 목적
2. 배경 이론
1) NAND Gate를 이용한 LATCH
2) NOR Gate를 이용한 LATCH
3) S-R FlipFlop
4) J-K FlipFlop
5) D FlipFlop
6) 데이터 전송 회로 (병렬 데이터 전송)
7) Serial-Input/Parallel-Output R
|
|
|
시립대 전전설2 Velilog 결과리포트 7주차
목차
1. 실험 목적
2. 배경이론
3. 실험장비
4. 시뮬레이션 결과와 실험결과 비교
1) Dynamic 7 Segment
2) PIEZO PIANO
3) Count With PIEZO
5. 결론 및 고찰
1. 실험 목적
시립대 전전설2 Velilog
|
|
|
시립대 전전설2 Velilog 예비리포트 3주차
목차
1. 실험 목적
2. 배경 이론
3. 실험 장비
4. 실험 전 과제
5. 실험 전 응용 과제
6. 참고 문헌
1. 실험 목적
전전설2 Velilog 예비리포트의 실험 목적은 Velilog 시스템의 작동 원리와 성
|
|
|
시립대 전전설2 Velilog 예비리포트 4주차
목차
1. 실험 목적
2. 배경 이론
3. 실험 장비
4. 실험 전 과제
5. 실험 전 응용 과제 Preview
6. 참고문헌
1. 실험 목적
이번 실험의 목적은 비엘리로그(Verilog) 언어를 통해 디지털 회로 설
|
|
|
|
시립대 전전설2 Velilog 예비리포트 7주차
목차
1.실험 목적
2.배경 이론
3.실험 장비
4.실험 과제
(1)Moore Machine
(2)Mealy Machine
(3) Vending Machine
(4) 8-bit up counter with a synchrounous reset
(5) Mealy Machine for the Serial I/O code converter
(6) 74LS193A c
|
|
|
|
시립대 전전설2 Velilog 예비리포트 8주차
목차
1. 실험 목적
2. 배경이론
3. 실험 전 과제
4. 참고문헌
1. 실험 목적
실험의 목적은 Velilog을 활용하여 다양한 물리적 현상을 이해하고 분석하는 것이다. Velilog은 물체의 속도와 움직
|
|
|
시립대 전전설2 Velilog 최종발표본
목차
1. 전자전기컴퓨터 설계 실험 개요
2. 응용과제
3. 질의응답
1. 전자전기컴퓨터 설계 실험 개요
전자전기컴퓨터 설계 실험은 현대 전자공학 및 컴퓨터 공학의 핵심 개념들을 실제로 적용하
|
|
|
0
M
H
sw $3, 8192($0)
0000000000000000001000
000000
0000
M
H
sw $4, 12288($0)
0000000000000000001100
000000
0000
M
H
lw $5, 20480($0)
0000000000000000010100
000000
0000
M
M
lw $2, 4096($0)
0000000000000000000100
000000
0000
M
M
lw $6, 4096($0)
0000000000000000000100
000000
0000
H
H
※ Branch 명령어에
|
|
메뉴펼치기
