• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 97건

Design counter with Piezo -> 동작 검사 3) 0000 ~ 1001, 즉 0 ~ 9 까지 값을 가지는 4-bit bcd 입력을 받아서 single FND 를 제어하는 8-bit 신호 (‘점‘을 포함) out 을 출력하는 모듈 4) FND array 를 제어하기 위하 에 해당하는 자세한 내용들을 작성해놓았
  • 페이지 12페이지
  • 가격 3,000원
  • 등록일 2025.06.08
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
서울시립대 전자전기설계2(전전설2) 7주차 결과보고서 목차 0. 기본 숙지 사항 1. 실습0 Synchronzied 신호 생성 코드 작성 2. 실습1 Moore머신 작성 3. Mealy머신 작성 4. 응용과제 5. 최종정리 0. 기본 숙지 사항 전자전기설계2(전전설
  • 페이지 4페이지
  • 가격 3,000원
  • 등록일 2025.06.08
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
시립대 전전설2 Velilog 결과리포트 5주차 목차 1.실험 목적 2.배경 이론 1)3x8 decoder 2) 21 MUX 3) 41 MUX 4) BCD Code (8421 코드) 5) Excess-3 Code ( 3초과코드 ) 3.실험 장비 1) 장비 4.시뮬레이션 결과와 실험 결과의 비교 1)38Decoder 2)41Mux 3
  • 페이지 15페이지
  • 가격 3,000원
  • 등록일 2025.06.05
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
서울시립대학교(시립대) 전자전기컴퓨터설계실험2(전전설2) 파이널 프로젝트(Final Project) 목차 1. 설계 목표 2. 코드 설명 3. 작동 모습 1. 설계 목표 설계 목표는 본 프로젝트의 핵심 방향성과 실현하고자 하는 바를 명확히 하는
  • 페이지 3페이지
  • 가격 3,000원
  • 등록일 2025.06.08
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
시립대_전전설2_Velilog_예비리포트_7주차 목차 1. 실험 목적 2. 배경 이론 3. 실험 코드 분석 4. 참고 문헌 1. 실험 목적 실험의 목적은 전자기학에서의 기본 원리와 응용을 탐구하고, 이를 통해 전자기파의 특성과 물리적 현상을
  • 페이지 3페이지
  • 가격 3,000원
  • 등록일 2025.06.05
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
코드 구현의 결과는 성공적이었다. 주어진 문제를 효율적으로 해결하기 위한 알고리즘을 설계하고, 이를 기반으로 코드를 1. Results of this Lab (실험 결과) 가. Results of Lab 1. 나. Results of Lab 2. 다. Results of Lab 3. 라. Results of Lab 4. 마.
  • 페이지 11페이지
  • 가격 3,000원
  • 등록일 2025.06.08
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
코드를 사용하여 정보를 출력하도록 설계되었다. 실험에 사용된 마이크로컨트롤러는 Arduino로, 이를 통해 LCD와의 통신을 위한 코드를 작성하고 업로드하였다. 실제 실험 진행 과정에서, LCD와의 연결은 I2C 통신 방식을 이용했다. I2C 통신 1.
  • 페이지 4페이지
  • 가격 3,000원
  • 등록일 2025.06.08
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
코드 작성과 그에 따른 결과 분석에 초점을 맞췄다. 이 과정에서 학 1. Introduction (실험에 대한 소개) 가. Purpose of this Lab 나. Essential Backgrounds (Required theory) for this Lab 2. Materials & Methods (실험 장비 및 재료와 실험 방법) 가. 수행 과제
  • 페이지 5페이지
  • 가격 3,000원
  • 등록일 2025.06.08
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
design Project #2 2.Implement a JK Flip Flop using a D Flip Flop and other combinational logics. 작동 회로도 시뮬레이션 [= 0 0 일 경우] [= 0 1 일 경우] Digital system design Project #2 [= 1 0 일 경우] [= 1 1 일 경우] 시뮬레이션 실행 결과 00,11일때는 Output이 유지되었고 01일
  • 페이지 15페이지
  • 가격 2,800원
  • 등록일 2014.06.21
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
logice with VHDL design, Brown&Vranesic, 2/e 아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판 http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설계 2. 목적 3. 목표 및 기준 설정 4. 합성 및 분석 5. 시험 및 평가
  • 페이지 9페이지
  • 가격 2,300원
  • 등록일 2013.08.08
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
이전 1 2 3 4 5 6 7 8 9 10 다음
top