|
[Verilog프로그래밍] 동기식 counter
목차
1. 서론
2. 동기식 카운터 개념
3. 설계 원리
4. Verilog 코드 구현
5. 시뮬레이션 및 결과 분석
6. 결론
[Verilog프로그래밍] 동기식 counter
1. 서론
동기식 카운터는 디지털 회로 설계 분야
|
|
|
, 지정된 read 레지스터의 값을 읽는 것을 동시에 수행할 수 있는 8개의 8비트 레지스터를 포함한 레지스터 파일을 설계하고 동작을 확인하시오.
(2) (도전문제) 앞에서 설계한 레지스터 파일을 사용하여 다음과 같은 FIFO를 설계하고 동작을 확인
|
|
|
. 이렇게 세는 과정은 다양한 응용 분야에서 중요한 역할을 한다. 예를 들어, 카운터는 디지털 시계, 주기적인 신호 발생기, 각종 계측 기기 등 1. Objective of the Experiment
2. Theoretical Approach
3. Verilog Implementations
4. Resul
5. Conclusion
|
|
|
비동기식 MOD-10 카운터
2. 존슨카운터
|
|
|
카운터를 이용하여 주파수 분주 회로를 손쉽게 구성할 수 있으며, 또한 이러한 카운터의 Clock Pulse를 이용하여 정확한 카운터를 만들 수 있다.
- 발진 회로(NE555)를 통해서 클럭 펄스를 주입 시켰으며, 비동기식 10진 카운터(MOD-10)회로를 구성했
|
|
|
|
[Verilog프로그래밍]D래치, 플리플롭, shift register
목차
1. D래치의 개념과 동작원리
2. 플립플롭의 종류와 특징
3. D래치와 플립플롭의 비교
4. 쉬프트 레지스터의 구조와 기능
5. 쉬프트 레지스터의 응용 사례
[Verilog프로그래밍]D
|
|
|
counter에서 MOD 수는 Flip-Frop 수와 같다.
② Johnson Counter
그림의 Johnson Counter를 실험하면서 진리표를 만들어 보면 MOD-8 counter로 됨을 알 수 있다. Johnson Counter에서 MOD수는 Flip-Frop 개수의 두배와 같다. 1. 비 동기 카운터
① 3-bit MOD-8 ripple conuter(UP)
|
|
|
counter/asyncounter.htm
http://user.chollian.net/%7Ewow7/electro/asyncounter/asyncounter.htm
http://210.119.147.55/ch4.htm
http://idec.kwangwoon.ac.kr/openlec/year99/july/070813_5/tsld125.htm 실험 결과
실험1.
실험분석
실험2
회로도
시뮬레이션
실험분석
실험3
회로도
시뮬
|
|
|
1
11
1
0
1
1
0
1
0
0
12
1
1
0
0
0
0
1
1
13
1
1
0
1
0
0
1
0
14
1
1
1
0
0
0
0
1
15
1
1
1
1
0
0
0
0
16
0
0
0
0
1
1
1
1
17
0
0
0
1
1
1
1
0
표 15-2 동기식 카운터 출력상태
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
Graph 15-4 클록 펄스 (
C_P
) 100[㎑]에 대한 출력 파형
(3)그림 15-9의 리플 캐리
|
|
|
dge clk) begin
q[3]<=e;
q[2]<=q[3];
q[1]<=q[2];
q[0]<=q[1];
end
endmodule
================================================
================================================
module shift4(clk, e, q);
input clk, e;
output [3:0] q;
reg [3:0] q;
always @(posedge clk) begin
q[0]<=q[1];
q[1]
|
|
메뉴펼치기
