|
3. 설계실습 계획서
(1) PWM칩(UC3845)을 이용하여 아래 성능의 PWM 제어 회로를 설계하시오.
- 출력전압 : 0V ~ 15V (peak to peak)
- 스위칭 주파수 f : 12.5㎑
- 스위칭 주파수는 RT/CT 단자의 저항과 커패시터의 시정수로서 결정하며, 데이터 시트를 참조
|
|
|
3. 실험계획서
(1) 초전형 적외선 센서(P2288)와 증폭기 사이에 신호를 전달하는 High-Pass Filter(DC-block)를 R과 C를 이용하여 설계하시오.
- High-pass filter는 위 회로에서 R_4와 C_C 로 이루어져 있다. 고주파 신호는 C_C를 통과하고 저주파 신호는 C_C를
|
|
|
3. 설계 실습 계획서
(1) 스텝 모터의 회전각은 가해진 펄스 수를 조정함으로써 제어할 수 있다. 만약 1회전 100 펄스의 스텝 모터가 있다면, 구동회로에서 1개의 펄스를 보낼 때 스텝 모터는 몇도 회전하는지 계산하시오.
Sol> 1회전에 360도를
|
|
|
설계 실습 계획서
(1) 그림 1에 주어진 Wien Bridge 회로에서 V+와 V_out의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하시오.
- 먼저 Wien Bridge oscillator에 대해서 알아보자. Wien Bridge oscillator는 sine waves를 만
|
|
|
- Quad 2 Input XOR Gate (74LS86) 2개
- 점퍼선 다수
3. 설계 실습 계획서
(1) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계하라.
|
|
|
확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (74LS00) 6개
- Hex Inverter (74LS04) 3개
3. 설계 실습 계획서
(1) JK Master/Slave 플립플롭의 1’s catching에 대해 조사하라.
|
|
|
설계하며 모드변경을 통해 2가지 Counter를 한꺼번에 구동되도록 설계할 수 있다. 모드 변경에는 'case'를 사용한다. Asynchronous reset은 clock과 상관없이 동작된다.
분주회로를 통해 clock을 느리게 하여 사용할 수 있다. (kit에서는 4MHz의 clk가 입력된
|
|
|
111.686 Hz
2Vpp입력에 대한 node A의 peak-to-peak 주파수에 따른 전압 변화
→ 시뮬레이션 결과, Low-Pass filter의 경우도 Resonator회로로 설계한 특성과 거의 차이가 없을 시뮬레이션 결과를 통해 알 수 있다.
b) 주파수를 증가시키면서 이득이 3 dB 감소되
|
|
|
회로도
(1)3진수 회로
(2)10진수 회로
(3) 최종 결과 회로
3.설계결과
10진수(3진수)
출력파형
ON
1(001)
2(002)
3(010)
4(011)
5(012)
6(020)
7(021)
8(022)
9(100)
4. TROUBLE SHOOTING
문제점
해결방안
회로의 복잡함으로 인한 가격,실용성 문제
☞ 더 간단한 회로를 구성
|
|
|
개 요
◉ 주차 별 설계 진행 과정
◉ 오류 검토
◉ 조별 활동 및 임무 분담
◉ Data sheets
◉ 기타 공구 및 사용
◉ 최종 회로도 및 Multisim 실험 결과
◉ 최종 결과물의 동작에 대한 개요
◉ 제작 후기
|
|
메뉴펼치기
