|
.654
4.83E-04
8.29E-06
100
0.515
0.517
5.15E-05
2.59E-03
① 축전기 양단과 저항 양단의 시간에 따른 측정 전압
② RC 회로의 시간 상수 τ 의 실험값 (τ 실험)과 이론값 (τ 이론)의 비교
τ 실험
τ 이론
오차
39.88 s
39.6 s
3.21
③ 그래프
[2] 결과 분석
① 축전기의
|
|
|
오차가 있었고, 각종 배선기구 및 breadboard등에서의 저항이 오차를 발생시켰다고 생각합니다.
◈ 참고 문헌
(1) ELECTRIC CIRCUITS 7th(James W. Nilsson, Susan A. Riedel / PEARSON Education Korea)
(2) 기초실험 강의자료
(3) 네이버 지식인 / 네이버 블로그 없음
|
|
|
회로 및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지털 논리 설계”, 북두출판사
[7] 김정태 “디지털 이론 및 실험”, 차송 실험 1. 논리 게이트 1
1. 실험 목적 1
2. 기초 이론 1
3. 예비 보고
|
|
|
실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지털 논리 설계”, 북두출판사
[7] 김정태 “디지털 이론 및 실험”, 차송 실험 1. 논리 게이트 1
1. 실험 목적 …………………………… 1
2. 기초 이론
|
|
|
실험용으 로 편리함
- 저항선의 재료는 철선이용.
▲ 노치붙임저항기
- 다수의 고정저항을 직렬로 연결하고, 노치위에 접촉자를 이동시켜 서 저항값을 변화시키는 가변저항기.
- 회로 전류가 큰 곳, 예를 들면, 철도용 전동기에 직렬로 넣는 경
|
|
|
실험에서는 공통 이미터 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험에서 확인하고자 한다. 1.실험개요
2. 실험 기자재 및 부품
3. 배경 이론
4. 실험 절자 및 Pspice simulation
|
|
|
모든 합성 임피던스 값으로 나눈 전체 전류가 각 소자에 흘러들어간다.
3 참고문헌
전자통신연구회 편, 『전자통신기초실험』, 도서출판 상학당, 2009, pp96-97.
AlexanderSadiku, 『Fundamentals of Electric circuits』4th, McGRAW.hill higher Education, 2009, pp387-390.&nbs
|
|
|
특성상 힘들었다. 또, A.O.I게이트를 이용하여 입력선택을 할 수 있다는 것도 알게 되었지만 시험기간에 과제를 수행해서 평소보다 많은 신경을 쓰지 못한 점은 조금 아쉽다. 다음 보고서부터는 이번에 많이 못한 만큼 더욱 잘 하도록 노력해야
|
|
|
기초전기전자공학실험 / 대한전자공학회 / 2006년 / 공학사 / 실험.5 직병렬 회로, 전체저항, 분류기, 분압기 1. 실험목적 (제목 글꼴크기 12, Bold)
2. 이론
① 직‧병렬 회로
② 분류기
③ 분압기(배율기)
3. 사용기기 및 부품
4. 실험
|
|
|
소자(C=0.05μF)와 거의 일치하는 것을 실험을 통해 확인할 수 있다.
▶ 능동 저역 통과 필터회로 구성(주파수가 3KHz일때, 전압이득 측정)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은
|
|
메뉴펼치기
