|
회로에서 스위치가 A와 B의 위치를 주기적으로 왔다 갔다 한 것으로 이해할 수 있으므로, 그림 6 (a)의 저항 양단의 파형은 스위치가 바뀔 때마다 식 (8)과 식 (13)에 의해 지수함수적으로 감소하는 것을 이해할 수 있다. τ가 T보다 훨씬 작을 때는
|
|
|
는 시간이고, 회로에 전압을 빼 줄 때의 지연 시간은 소자에 전자가 충전되는 시간이다. 반도체에 전자가 유기되어 채널을 형성하고 문턱 전압에 도달하는데 걸리는 시간(0에서 Vth까지 걸리는 시간)과 전자가 방전되어 문턱 전압보다 낮아질
|
|
|
가. Xilinx VHDL 프로그램에 대하여 조사하고 설명하라. ☞ VHDL(VHSIC Hardware Description Language)은 디지털 회로 및 혼합 신호(mixed-signal, 아날로그 신호 포함)를 표현하는 하드웨어 기술 언어이다. FPGA나 집적회로 등의 전자공학 회로를 처리하는 설계
|
|
|
실험시 사용할 Op-Amp는 741 IC칩의 datasheet이다. 과도한 입력전압을 가해줄 시 칩이 타버리는 경우가 있으니 조심하여야하고, 칩에는 고정된 전압을 가해 주어야 하기 때문에 함수발생기가 아닌 DC power supply를 사용하였다. 와 가 같다는 것이 중
|
|
|
실험자가 실수 하였을 과실적 오차, 측정 조건의 변동, 측정자의 주의력 동요 등에 의한 우연 오차가 있을 수도 있다.
그래도 공통 소스 FET에서 와 이 하는 역할을 알게 되었으며, 보고서 작성중 트랜스컨덕턴스 이 무엇인지 어떠한 기능을 하
|
|
|
되었
을 때 각각의 HIGH 출력을 AND
게이트로 묶어줘서 카운터와
연결하면 카운터의 CLR단자가
활성화되어 Reset 되게 된다. 1. 주 제
회로 설명
2. 1) 74LS90
2) 74LS47
3) 출 력 부
4) 전체 회로
3. 실험 과정 및 결과
|
|
|
디지털로 표시하는 전압이 실제 적용되는 전압과 같은지도 의심할 필요가 있다.
결과 및 고찰
위 실험을 통하여 옴의 법칙을 알 수 있었고, 멀티미터를 이용하여 전류와 전압, 저항을 측정 할 수 있었다. 이 실험을 통하여 파워 서플라이의
|
|
|
디지털방식의 증폭과정과 가공과정을 거쳐 정밀한 아날로그 혹은 디지털 신호로 발생시키고 이는 유량값, 적산값을 표시할 뿐만아니라, 검출기와 변환기의 분리형인 경우에도 사용가능하다 1.수동회로의 종류
2.능동회로의 종류
3. 브릿
|
|
|
실험 방법 및 시뮬레이션
[예비실험 1] 위의 그림 9.4의 회로의 출력을 출력하시오.
50ns의 클록의 주기를 40ns로 바꾸고 출력하시오.
회로를 작성하고 시뮬레이션 해보면 다음과 같다.
A,B 모두 0일때 x가 1이면 클록이 활성화 될 때(120ns 시점에) A
|
|
|
실험에서 저항 값이 상당히 크게 차이 나는 것을 확인하였다. 전류를 주파수 함수로 측정해보면 전류는 공진 때 최대값을 갖는다.
8. 결과 데이터
Data Table 1-1
저항 유도치 정전용량
Freq [Hz]
[V]
Current(/) [A]
Freq [Hz]
[V]
Current(/) [A]
100
1.525
0.1525
210
|
|
메뉴펼치기
