|
회로에서 충분히 실험을 통해 증명할 수 있다.
실험결과 분석 및 토의
●이번 실험은 정상상태의 직류 회로망에서 의 작용과 에 걸리는 전압이 지수함수로 증가함을 실험을 통해 직접 확인해보았고, 또 직렬 및 병렬 연결된 의 전체 용량에 관
|
|
|
C1을 포함하여 3비트를 더할 수 있는 전가산기를 실제로 설계해보고 동작을 확인해 봄으로써 조합 논리 회로를 이해할 수 있게 될 것이다. 1. 목적
2. 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
실험에서 우리는 7-segmant의 입 출력과 디지털의 제어로 숫자를 제어할 수 있음을 알았다. 이번 실험에서는 0~3까지의 간단한 회로를 만들었기 때문에 OR GATE를 썼지만 숫자가 더 많아질 경우에는 이것과는 다른 방볍으로 문제를 접근해야 한다.
|
|
|
논리곱(AND)으로 만들어진 항을 말함
n개의 변수에 대해서는 2n개의 민텀을 가짐
모든 불 함수는 민텀들의 논리합으로 표현할 수 있으며, 카르노 도표를 이용하여 간략화할 수 있음 -논리회로
-게이트
-논리곱(AND)
-논리합(OR)
-논리 부정(
|
|
|
신호
선택된 출력 회선
S1
S2
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1X4 디멀티플렉서에서 선택 신호는 네 개의 조합을 만들어야 하므로, 두 개의 선택 신호가 필요하다.
그림 3-601X4 디멀티플렉서 회로도 1. 목적
2. 기본 이론
|
|
|
이터 입력 D는
Enable 입력의 역할도 동시에 함을 주목한다.
《디멀티플렉서 회로 구성 》
《디멀티플렉서 실험 사진》
①회로구성
2개의 AND GATE와 1개의 INVERTER를 이용하여 회로를 구성하였다. D단자가 Eable과 함께 입력 값의 역할도
함께 하므
|
|
|
3 분배법칙
a) (A+B)(A+C)=A+BC
b) AB+AC=A(B+C)
정리 4 a) A0=0
b) A+0=A
정리 5 a) A1=A
b) A+1=1
정리 6 a)
b)
정리 7 a) AA=A
b) A+A=A
정리 8 a) A(A+B)=A
b) A+AB=A
정리 9 학 습 지 도 안
◎ 디지털 논리회로
Ⅰ. 기본 논리 게이트(Logic Gate)
Ⅱ. 부울대수(Boolean Algebra)
|
|
|
논리회로 설계실험 과목을 수강하면서 생소했던 vhdl coding을 배우고, 매주 이론과 실습을 반복하면서, vhdl이라는 언어에 친숙해 질 수 있었다.
한 학기 수업의 결과물이라고 할 수 있는 기말 팀 프로젝트에서 우리 조는 본 레포트와 같이 우리
|
|
|
함수발생기 출력인 1Vp의 약 두배임을 알 수 있다.
Offset을 4V로 조정하라고 하셨는데 이는 실험에서 적용시킬 예정이라 시뮬레이션에서는 그대로 진행하였습니다.
아래 그림 1.9와 같이 회로를 결선하고, 함수발생기의 출력을 회로도에 표시된
|
|
|
b=4\'b0000;
end
endmodule
#HW3
Complete the 4to1 mux and simulate it using testbench. Report must include your own explanation.
→ Input : 4bit [3:0]D, 2bit [1:0]S Output: 1bit Y
module MUX4to1(
input [3:0]d,
input [1:0]s,
output y
);
assign
y = d[0]&(~s[1]&~s[0])|
d[1]&(~s[1]& s[0])|
d[2]&( s[1]&~
|
|
메뉴펼치기
