|
3 분배법칙
a) (A+B)(A+C)=A+BC
b) AB+AC=A(B+C)
정리 4 a) A0=0
b) A+0=A
정리 5 a) A1=A
b) A+1=1
정리 6 a)
b)
정리 7 a) AA=A
b) A+A=A
정리 8 a) A(A+B)=A
b) A+AB=A
정리 9 학 습 지 도 안
◎ 디지털 논리회로
Ⅰ. 기본 논리 게이트(Logic Gate)
Ⅱ. 부울대수(Boolean Algebra)
|
|
|
, 주의를 더 산만하게 할 수도 있다. 그러므로 이를 활용하되, 너무 의존한 수업전개는 가급적 지양한다. Ⅰ. 교과 개관 -------------------------- 2
Ⅱ. 본시 학습 단원 ---------------------- 3
Ⅲ. 본시 교수(디지털 논리회로) 학습 지도안 --- 5
|
|
|
학습 정리
*다음차시 내용 예고
*과제물제시
*학습내용을 확인하고 정리한다.
*다음 학습 예고 및 과제물을 제시한다.
*학습내용을 반복 학습한다.
교수학습안 (2차시)
단원명
대단원 : Ⅲ. 논리회로
중단원 : 1. 불대수와 논리회로
교육목표와의
|
|
|
디지털 논리회로’교과의 성격
2.‘디지털 논리회로’교과의 목표
Ⅱ. 학급 실태 조사
1. 학급 실태
Ⅲ. 단원 학습 계획
1. 교재
2. 단원명
3. 단원 개관
4. 단원 설정의 이유
|
|
|
4. 보충 및 심화 학습
Ⅲ. 지도단계(지도의 실제)
1. 본시학습지도안
2. 교재연구(판서안)
Ⅳ. 발전단계
1. 형성평가 문항
2. 결과분석 및 대책
3. 보충학습
4. 심화학습
Ⅴ. 평가단계
1. 이원분류표
2. 총합평가 문항
|
|
 |
학습 지도안
1. 본시 수업 계획의 학문적 배경
1) 정의적 영역의 교수 학습 중요성
2) 열린 교재관과 교수학습 목표 선정
3) 교육공합 방법론과 사회교육
2. 본시학습지도안
1)대단원 차시별 교수-학습 계획
2)본시 교수학
|
|
|
학습요소 및 지도안
가. 쇤베르크(1874.~1951): 오스트리아 빈, 유대인, 12음기법 창안. 제2차 빈악파
초기(1900∼1911): 후기 낭만파 바그너와 말러의 영향.
현악6중주곡 《정화된 밤》, 교향시 《펠레아스와 멜리잔데》, 구레의 노래.
중기: ‘무조(
|
|
|
회로를 자극하는 자바 학습법)”, 한빛미디어, November 2005.
H. Schulzrinne , “RFC 1889 and 3550: A Transport Protocol for Real-Time Applications”, Audio-Video Transport Working Group, January 1996.
H. Schulzrinne, “RFC 1890: RTP Profile for Audio and Video Conferences with Minimal Control”, Au
|
|
|
학습센터
<표 Ⅲ-9> Networking the Nation의 지원을 받은 PC보급사업
<표 Ⅲ-10> 2001년 지원 예정 기술 개발 사업
<표 Ⅲ-11> 전기통신사업법시행규칙과 정보통신부고시에 규정된 요금 할인.
<표 Ⅳ-1> 정보격차 해소정책의 진화단계
<표 Ⅳ-2> 최빈개
|
|
 |
[프로그래밍및실습/A+] C 언어로 프로그래밍을 학습.
[전자회로및설계(1)/A+] 전자의 전반적인 이해와 기본적인 회로를 설계 하였습니다.
[공업수학/A+] 전기관련분야를 이해하기 위한 과정을 학습.
[디지털공학/A+] 순서논리회로의 분석 및 설계
|
|
 |
학습 경험’ 183
라. 면접관 생각의 중요성 183
? 전공계열별 논술주제 키워드 185
가. 인문계열 대학원 논술 문항 키워드 186
나. 사회과학계열 대학원 논술 문항 키워드 186
다. 자연계열 대학원 논술 문항 키워드 186
라. 공통적으로 많은
|
|
 |
학습 경험’ 180
라. 면접관 생각의 중요성 180
? 전공계열별 논술주제 키워드 182
가. 인문계열 대학원 논술 문항 키워드 183
나. 사회과학계열 대학원 논술 문항 키워드 183
다. 자연계열 대학원 논술 문항 키워드 183
라. 공통적으로 많은
|
|
 |
회로1,2, 집적회로, 디지털논리회로1,2, 고급디지털회로 과목을 수강하며 회로에 대한 심화 지식을 쌓았습니다. 특히 고급디지털회로에서 부동소수점 곱셈기, 월리스 트리, 4족 로봇의 동작 등을 Verilog로 작성하는 과정에서 RTL 설계 역량을 길
|
|
 |
회로1,2, 집적회로, 디지털논리회로1,2, 고급디지털회로 과목을 수강하며 회로에 대한 심화 지식을 쌓았습니다. 특히 고급디지털회로에서 부동소수점 곱셈기, 월리스 트리, 4족 로봇의 동작 등을 Verilog로 작성하는 과정에서 RTL 설계 역량을 길
|
|
메뉴펼치기
