|
회로가 있는데, 회로도는 다음과 같다.
[그림 7] 쌍안정 멀티 바이브레이터
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 319-361page
최신 전자 공학, 이수원 외 공저 (학문당) 401-403page
2진 카운터와 2진수
1. 목적
1) 2진 계수기 (Binary Counter)의
|
- 페이지 10페이지
- 가격 1,500원
- 등록일 2004.09.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험장치 위에 IC 7408과 IC 7486을 이용해서 회로도 (a)의 반가산기를 구성하고 스위치를 변화시켜가며 Sum과 Carry C를 측정
IC 7408과 IC 7486을 이용해서 회로도 (b)의 전가산기를 구성하고 스위치를 변화시켜가며 Sum과 Carry C를 측정
회로도 (c)와 (d)
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2002.12.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로 실험
- 논리 회로 1) Ring Counter의 정의
(1) Ring Counter
(2) Ring Counter의 종류
① 시동 펄스가 필요한 4단 링카운터
② 시동 펄스가 필요없는 4단 링카운터
2) NAND Gate로의 실제 회로 구성
(1) 사용 부품 및 기기
(2) 과정
(3) 보안
3) D플
|
- 페이지 4페이지
- 가격 500원
- 등록일 2003.12.09
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
d에 대한 입력조건
FND a FND d
△ a와 d세그먼트에 대해서 입력조건
,
다른 세그먼트에 대해서도 같이 구할 수가 있다
3. 실험내용
(1) 회로를 결선하고 입력 A, B에 따른 출력 D를 측정하여 표3을 완성하라.
A B
D0
D1
D2
D3
0 0
0 1
1 0
1 1
(2) 회로를 결선
|
- 페이지 7페이지
- 가격 2,500원
- 등록일 2004.07.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
d : in std_logic;
y : out std_logic );
end logic;
architecture sample of logic is
begin
y <= '0' when d='0' else
'0' when c='1' else
'0' when ( a='1' ) and ( b='1' ) else
'1';
end sample;
② 선택적 병행 처리문 :: with이하의 수식값에 의해 판단하며, Case문과 유사하다.
with (수
|
- 페이지 15페이지
- 가격 1,500원
- 등록일 2003.10.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|