• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 17건

4비트 가감산기 entity fouurbit_lsi is Port ( C0 : in STD_LOGIC; A : in STD_LOGIC_VECTOR(4 downto 1); B : in STD_LOGIC_VECTOR(4 downto 1); S : out STD_LOGIC_VECTOR(4 downto 1); C4 : out STD_LOGIC); end fouurbit_lsi; architecture Behavioral of fouurbit_lsi is signal TMP : std_logic_vector ( 5 downto 1
  • 페이지 9페이지
  • 가격 3,000원
  • 등록일 2011.06.22
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
감산기 반감산기는 반가산기와 마찬가지로 두 개의 수에 대한 감산기 A B D Br 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 반감산기 진리표와 회로 전감산기 두개의 2진수의 뺄셈은 감수의 보수를 구하여,그것을 피감수에 더함으로써 실현 이 방법에 의하면 뺄셈
  • 페이지 10페이지
  • 가격 1,000원
  • 등록일 2002.12.20
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
4비트 가감산기를 설계하면서 처음엔 어떻게 하면 4개의 가산기를 연결할 수 있는지 몰랐었으나, 조원과 머리를 맞대고 고민한 결과 수차례의 trial & error을 반복하여 입력 및 출력변수를 새로 조정하고, 임의의 signal을 만드는 방법으로 문제를
  • 페이지 9페이지
  • 가격 2,000원
  • 등록일 2010.01.18
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
4비트(4Bit) 가감산기(Adder & Subtracter) 실습 날짜 : 10월 4일 목적 : 4비트의 가감산기를 이해하고 회로도를 설계하여 그 기능과 수행과정을 익힌다. 회로도 _고찰 4비트 가감산기의 설계는 위 회로도와 같이 설계가 가능하다. 4비트 가감산기의
  • 페이지 20페이지
  • 가격 2,300원
  • 등록일 2002.12.17
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
감산기를 만드는 방법도 알았고 그러한 가산기와 감산기를 통해 여러 이진수의 합과 차를 구할 수 있었다. 또 처음 입력캐리를 주는 방식으로 가산기와 감산기를 판별하여 가,감산기를 함께 구현하는 4비트 가산기-감산기를 통해서 더 다양한
  • 페이지 6페이지
  • 가격 1,800원
  • 등록일 2014.04.11
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
top