|
4비트 가감산기를 설계하면서 처음엔 어떻게 하면 4개의 가산기를 연결할 수 있는지 몰랐었으나, 조원과 머리를 맞대고 고민한 결과 수차례의 trial & error을 반복하여 입력 및 출력변수를 새로 조정하고, 임의의 signal을 만드는 방법으로 문제를
|
|
|
XILINX FPGA World
김 혁 | 엔트미디어 | 2006년 04월
[4] ISE를 이용한 VHDL 및 FPGA 실습
김 재 철 | 홍릉과학출판사 | 2005년 02월
[5] FPGA DESIGN 이론 및 실습
DAVID VAN DEN BOUT | 김만복 편 옮김 | 홍릉과학출판사 | 2000년 09월
[6] 디지털 논리와 컴퓨터 설계
M.MORRI
|
|
|
기판을 연결해서 디지털 시계를 만들어 본다던지 하는 것에 관심이 생겼다.
다음 실습인 계산기 설계에서도 미리미리 준비하고 예습해서 어려움 없이 성공적으로 실습을 마무리 지어야 겠다. 1. Purpose
2. Problem Statement
3. Sources & Results
|
|
|
설계를 진행해서인지 이론상으로 이해 했던 counter의 동작 원리에 대하여 더욱 확실하게 이해할 수 있었다.
시험 기간과 겹쳐서 설계 예습을 하지 않았었지만 처음 수업할 때보다 훨씬 더 능숙하게 구현해 낼 수 있어서 그 동안의 수업으로 VHDL
|
|
|
이용하여 3가지 shift연산을 수행하는 shifter을 설계하였는데 이전의 실험들과는 다르게 componenting을 할 필요가 없었다. 여태까지 설계할 때에는 port mapping 하는 것에서 애를 많이 먹었었는데, 이번에는 VHDL Module파일과 VHDL Testbench파일만 요구되
|
|
 |
VHDL 및 Design Analysis를 이용하여 설계검증 하였다. 25000컬러구현을 목적으로 한 Digital controller이나 직접적으로 OLED를 통하여 검증을 하지 못하였으나, 입력값과 결과값의 확인을 통하여 필요한 부분만을 설계하여 chip 및 처리속도에서 만족할 수
|
|
 |
VHDL 언어를 배우기 시작했을 때 생각하고 있는 어떤 회로라도 설계할 수 있는 도구를 얻은 듯한 기쁨으로 공부할 수 있었습니다. 그리고 이를 이용하여 각종 간단한 디지털회로에서 복잡한 제어용 회로들을 구현해보고 IEEE에 올라온 최신 논
|
|
메뉴펼치기
