|
실험순서 2에서 표현식을 옮게 적었다면 표현식에는 2개의 곱항이 있고 각 항들 에 문자 D가 포함되어 있을 것이다. 이 표현식을 만족하는 논리회로는 바로 구현 될 수 있다( 이 회로구성은 복습문제에서 다루기로 한다). 각 항을 D로 인수분해
|
|
|
전압을 증명한다.
DISCUSSION
·TTL은 5Vdc와 공급 전압으로 ground를 사용한다.
·CMOS 공급 전압은 5, 10, 15Vdc이다.
·CMOS 입력, 출력 level은 공급 전압사이이다. (VDD와 VSS)
·VIL과 VIH 사이 전압에서 gate output은 state로 변한다.
·TTL level은 VIL = 0.8Vdc와 VIH = 2.0
|
|
|
OR gate의 연산 결정
DISCUSSION
OR gate의 출력은 어떤 입력이 high일 때 high이다.
NOR gate의 출력은 어떤 입력이 high일 때 low이다.
high input은 OR 또는 NOR gate에서 불가능할 것이다.
low input은 OR 또는 NOR gate에서 가능할 것이다.
OR/NOR gate 출력은 서로 보완
|
|
|
출력은 25KHz이다.
. JK flip-flop에서 J와 K input은 항상 보수이다.
. D-type flip-flop으로서 JK flip-flop을 형성하기 위해 J input은 반대로 되고 K input에 연결된다.
. JK flip-flop이 D-type flip-flop으로 형성될 때 Q output은 J input의 logic state와 같다. Q-not output은 J의
|
|
|
l data의 제어를 설명하라.
DISCUSSION
·컴퓨터 데이터 변환은 동적으로 일어난다.
·CS 제어신호는 address decoder를 통해 CPU에 의해서 시작된다.
·CPU는 R/W 신호를 사용하는 변환의 방향을 선택한다.
·CPU는 데이터가 안정적으로 될 때까지 기다린다.
|
|
|
논리를
포함한 counter의 설계라는 것을 잊은채 실험을 하였고 따라서 문제점이 그곳에 있었던
것 같은데 실험하는 상황에서 Preset과 Clear에 대해 전혀 생각하지 못했고, 그에 따라
실험 결과가 다르게 나왔다. 하지만, 이번 기회로 틀렸던 회
|
|
|
논리 회로 설계에 대해 알아보는 것이다.
처음 프로젝트를 시작할 때 HBE - COMBO 장비와 VHDL이라는 언어 사용이 처음이라서 많이 힘들고 어려웠다. 특히 장비 부족으로 실험실에서 직접 장비를 돌려가며 코드를 분석하고 확인 하지 못해 실험과
|
|
|
EXPERIMENT 1 Basic Gates
1. 실험 목적
⑴ AND, OR, NOT, NAND, NOR, XOR 게이트를 이용하여 각각의 입력 값을 넣었을 때, 출력되는 값이 어떻게 달라지는지 실습한다.
⑵ AND, OR, NOT 게이트를 서로 범용하여 연결하면 어떤 결과가 얻어지는지 실험을 통하여
|
|
|
논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연구사
e비즈니스시대의 경영정보시스템, 방송통신대학교, 2005
Philip Miller, 마스터링 TCP/IP 응용편, 성인당, 2005
네이버 지식백과, IT용어
|
|
|
논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연구사
e비즈니스시대의 경영정보시스템, 방송통신대학교, 2005
Philip Miller, 마스터링 TCP/IP 응용편, 성인당, 2005
네이버 지식백과, IT용어
|
|
메뉴펼치기
