목차
1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
본문내용
을 증명한다.
DISCUSSION
·TTL은 5Vdc와 공급 전압으로 ground를 사용한다.
·CMOS 공급 전압은 5, 10, 15Vdc이다.
·CMOS 입력, 출력 level은 공급 전압사이이다. (VDD와 VSS)
·VIL과 VIH 사이 전압에서 gate output은 state로 변한다.
·TTL level은 VIL = 0.8Vdc와 VIH = 2.0Vdc이다.
·CMOS level은 VIL = 1.0Vdc와 VIH = 4.0Vdc이다.
·CMOS는 TTL보다 더 좋은 margin을 갖는다.
·CMOS는 낮은 주파수에서 low power이다.
·CMOS power는 주파수와 함께 증가한다.
EXERCISE 8-2. TTL and CMOS Dynamic Characteristics
EXERCISE OBJECTIVE
TTL과 CMOS gate의 transition time과 propagation delay를 결정한다.
DISCUSSION
·transition time은 10%에서 90%까지 움직이기 위한 digital 신호가 요구되는 시 간이다.
·propagation time은 입력이 50%, 출력이 50% 교차되었을 때 사이에서의 시간이 다.
DISCUSSION
·TTL은 5Vdc와 공급 전압으로 ground를 사용한다.
·CMOS 공급 전압은 5, 10, 15Vdc이다.
·CMOS 입력, 출력 level은 공급 전압사이이다. (VDD와 VSS)
·VIL과 VIH 사이 전압에서 gate output은 state로 변한다.
·TTL level은 VIL = 0.8Vdc와 VIH = 2.0Vdc이다.
·CMOS level은 VIL = 1.0Vdc와 VIH = 4.0Vdc이다.
·CMOS는 TTL보다 더 좋은 margin을 갖는다.
·CMOS는 낮은 주파수에서 low power이다.
·CMOS power는 주파수와 함께 증가한다.
EXERCISE 8-2. TTL and CMOS Dynamic Characteristics
EXERCISE OBJECTIVE
TTL과 CMOS gate의 transition time과 propagation delay를 결정한다.
DISCUSSION
·transition time은 10%에서 90%까지 움직이기 위한 digital 신호가 요구되는 시 간이다.
·propagation time은 입력이 50%, 출력이 50% 교차되었을 때 사이에서의 시간이 다.
추천자료
디지털논리실험 예비리포트
가 산기(Adder) 조합 논리회로 병렬 가산기 코드 변환(Code Conversion)
[A+ 결과] 논리회로 실험 멀티플렉서와 디멀티플렉서 (Multiplexer & Demultiplexer)실험...
[A+] 논리회로 실험 . D/A & A/D 컴버터 (CONVERTER) DAC & ADC 실험 사진 및 파...
논리회로의 간략화 결과보고서
디지털논리설계
논리회로 - 기본 논리연산 / 부울대수,카르노 맵 간단화 / 드모르간 정리
BCD - 7세그먼트를 이해&분석 한다. - 논리회로 설계
논리회로실험 Basic Gates 예비
[실험] (예비) 4_논리 게이트 및 부울 함수의 구현 (AND, OR, NOT, NAND, NOR, XOR, XNOR의 ...
[실험] (결과) 4_논리 게이트 및 부울 함수의 구현 (AND, OR, NOT, NAND, NOR, XOR, XNOR의 ...
논리회로 - 부울대수, 논리게이트, 카르노맵에 관해 (Boolean Algebra Logic Gate Karnaugh M...
논리회로실험 - 샘플링 이론(Sampling Theorem)과 나이키스트 주파수(Nyquist Frequency) MAT...
[전자공학 실험] 래치와 플립플롭 : SR 래치와 D 래치에 대한 논리회로를 이해하고, 각 래치...