|
물리실험 - 555 Timer
& 목 차 &
1. 실험목적
2. 실험이론
3. 실험기구 및 재료
4. 실험방법
5. 실험결과 및 측정값
6. 결론 및 검토
7. 참고문헌 및 출처
555 Timer -> monostable , not gate회로(schmitt trigger)
1. 실험목적
1. 555 timer를 이용해서 monostable circuit
|
|
|
게이트에 Inverter를 추가하여 입력 값이 같은경우에만
참(1)이 출력되는 게이트로 만들었음을 확인할 수 있다.
3.고찰
-이번 실험은 논리함수 개념과 gate구조의 구조 및 기능을 습득하는 실험이다.
디지털공학 시간에 이론적으로만 배운 gate회로
|
|
|
회로의 실험을 하기 위하여 편리하게 쓰인다. 다음에 브레드 보드의 구조를 나타내고 있다. 일반적인 브레드 보드의 사용은 빨강색 라인을 전원으로, 검은색 라인을 공통 접지로 사용하는 경우가 많다. 1. AND GATE 실험
● 실험 목표
●
|
|
|
회로(Inverter)
<회로 1> Pspice로 구현(VI=0V) simulation 결과 Vo=5v
<회로 1> Pspice로 구현(VI=5V) simulation 결과 Vo≒0V
2) BJT와 R로 구성된 회로(Nor-gate)
<회로 2> Pspice에 구현 (VI1=VI2=0V)
simulation 결과 Vo=5v
<회로 2> Pspice에 구현 (VI1=5V, VI2=0V)
simula
|
|
|
gate를 워크벤치로 돌려서 확인해보면 다음과 같다.
※ 위에서 구성한 3-input OR, NAND, NOR gate들이 모두 잘 동작하는 것을
알 수 있다.
(3) 그림 2의 회로를 구성 L-9
워크밴치 이용
2-INPUT AND gate
3-input AND gate
3-input OR, NAND, NOR gate
De Morgan's theo
|
|
 |
회로도를 연결시킨 실제 모습을 담은 그림이다.
<그림 4-6> ML4425 PWM 센서리스 구동 BLDC 드라이버
ML4425는 정지에서 충분히 빠른 속도의 회전자를 가질 수 있도록 역기전력을 허락하는 개방형 루프 시동 기법을 사용한다. 그리고 제어기를 이
|
|
|
회로를 추가하여 일정한 주파수 이하에서는 전압의 공급을 차단시키는 역할을 함으로써 VCDL에 인가되는 전압의 양을 조절하게 된다. <8>
원래 1차 시스템인 DLL에서는 단지 한 개의 capacitor를 사용하여 루프필터를 구현 할 수 있다. 그리고
|
|
 |
회로 사전 시뮬레이션도 능숙합니다. 향후에는 Cadence 기반 설계 툴도 추가적으로 학습할 계획입니다.
7. 입사 후 가장 먼저 배우고 싶은 기술은 무엇인가요?
SiC 기반 고전력 회로 설계입니다. 특히 Gate Driver의 동작 특성과 과도 응답 특성, 열
|
|
 |
회로 설계에서 핵심 고려사항은 무엇인가요?
27. 모바일 SoC에서 저전력 설계 또는 성능 향상을 위해 어떤 기술이 사용되나요?
28. 삼성전자 경쟁사 분석
29. 삼성전자 경영철학, 핵심가치, 인재상
Part 3. 기업 공통 인성 질문 및 답변요령 60가
|
|
 |
랜지스터 개발입니다. 이를 위해 다음과 같은 세부 목표를 설정했습니다.
- 높은 이동도를 가진 양자점 제작
- 양자점 트랜지스터의 게이트 제어 기술 개발
- 양자점 트랜지스터를 이용한 논리 회로 구현
○ 연구 방법
본 연구를 진행하기 위해
|
|
 |
회로 (Digital Logic Circuits)
□ 기본 논리 게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
?
|
|
메뉴펼치기
