|
수 있는 회로를 그려라.
Normal Count
Encoded output
00
1000
01
0100
10
0010
11
0001
2단 2진 카운터 회로
주어진 코드로 인코딩 할 수 있는 회로
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
- 페이지 3페이지
- 가격 2,300원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로를 하나의 엔코드회로로 구성하시오.
6. 필요한 결과
Clock
Q1
QN1
Q2
QN2
QN1QN2
Q1QN2
QN1Q2
Q1Q2
그림 12-3. 실험 1(a)에 대한 파형
Clock
Q1
QN1
Q2
QN2
QN1QN2
Q1QN2
QN1Q2
그림 12-5. 실험 1(b)에 대한 파형
표 12-1 모드-3 카운터의 디코딩 Count
Count State
Basic NAND Input
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2010.12.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
등가회로 및 표시방법을 그림 7-4에 나타내고 있다. 그림 7-4(a) 7-Segment의 형태를 참고로 하여 BCD 코드를 10진수로 변환시키는 표를 나타내면 표 7-4와 같다. 1.실험의 목적
2.사용기기 및 부품
3.관련 이론
4.실험 과정
5.실험 결과
6.결론
|
- 페이지 7페이지
- 가격 1,800원
- 등록일 2013.08.07
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험6. Bistable or flip-flop
실험7. Altera MAX_PLUS program 및 FPGA 사용설명 NAND/NOR 게이트를 이용한 실습
실험8. 전가산기와 전감산기
실험9. N진 카운터 및 10진 카운터
실험10. 시프트 레지스터 및 링 카운터
실험11. MUX & DEMUX
실험12. 디코딩 및 엔코
|
- 페이지 132페이지
- 가격 3,000원
- 등록일 2010.04.09
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
논리식을 구할 때, 사용되지 않은 상태들은 모두 무정의조건 x로 처리되었음에 유의하라.
● 가상실험
1. SN7476과 7478을 사용하여 다음의 리플캐리 방식의 4단 병렬 계수회로를 구성하라. 먼저 CLEAR를 시킨후 push ON/ release OFF S/W( 예비지식 "입력
|
- 페이지 18페이지
- 가격 2,000원
- 등록일 2007.08.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|