|
설계 명칭.
IC를 이용한 스톱 워치
최종 목표.
이론과 실험을 통해 배운 논리소자를 스톱워치 설계에 적용해 봄으로써 이론과 실질적 응용에 대한 관계를 확인한다.
...
회로의 정상 결선에도 불구하고, 장시간 사용으로 건전지 내
|
|
|
논리 회로의 활용 가능성을 더욱 확장해 나가길 기대한다. 1. 실험 결과
1) 병렬 데이터 저장 및 전송의 이해
2) 로직 변화를 통한 코드 분석
3) 로직 변화를 통한 코드 실험
4) 4비트 직렬 입력/병렬 출력 레지스터
5) 4비트 SIPO에서의 for 문
|
|
|
논리회로 실험 5. 인코더 (Encoder)
실험 1. 인코딩 - 10진 / Excess - 3 코드
실험 2. 7 segment 표시기를 갖는 BCD 카운터
논리회로실험 6. Latch & Flip Flop
(1) 예비과제 (1)에서 구한 R-S Latch를 구성한 후 출력을 측정하라.
(2) R-S F/F을 구성한 후 출
|
|
|
보고서
실험 1
1-3 : V=8V ,, I=V/R=4.7/19=0.25[A]
1-4 : 전류는 더 많이 흐르고 제너전압이 더 빨리 도달
특정 전류 3)을 확인 V=6V ,, 2V더 빨리 도달
D(4.7v)가 5V로 상승 ( 실험결과 )
2-3 : 시작점 : 22.4V ,, 끝점 : 30V
3-3 : V=9.5.2=4.75V ,, V=19/2=9.5V
4 - 3 : 빛을 받으
|
|
|
회로 설계 및 구현에 어떻게 적용되는지를 체험함으로써 학습의 깊이를 더할 수 있었다. 최종적으로 신호 발생기 설계와 실습은 학문적 지식을 실제 상황에 적용하는 중요한 과정임을 깨닫게 하였다. 다음 실습에서는 트렌드에 맞는 신호 발
|
|
|
회로 연구도 활성화될 것이다. 이러한 방향은 궁극적으로 더욱 안정적이고, 효율적이며, 성능 면에서 뛰어난 디지털 시스템의 발전을 이끌 것으로 기대된다. 1. 서론 설계의 필요성과 목표
2. 회로 설계 과정 기초부터 최종 결과까지
3. 시
|
|
|
회로가 복잡해 진다
▶couter-up 카운터를 구성하는 경우 Q대신 Q'의 출력을 각단의 AND 게이트의
입력에 넣어 준다
3. JK 플립플롭에 의한 동기식 카운터
▶JK 플립플롭은 J=K=1일 때 T 플립플롭과 마찬가지로 2진 계수 동작
▶각 단의 플립플
|
|
|
결정하는데 오차의 이 두가지 원천을 분리하는 것이 가장 쉬운 것이다. 만약 모든 부품들이 적절하게 작동되고 있다면, 디지털 오차의 원인은 단순히 시스템의 resolution에 의해서만 결정된다. 1. 실험목적
2. 실험이론
3. 예비보고서
|
|
|
보고서를 쓰면서 미리 예습을 해 둔 것이 많은 도움이 되어서 실험을 그나마 수월하게 할 수 있었다. 하지만, 칩셋 1～2개로 실험하는 것도 이제 얼마 안 가서는 머리에 쥐가 날 정도로 회로를 만들어야 한다는 압박도 가해져 왔다. -_-;
2. 실험
|
|
|
논리합성이 될 수 없다. 대부분의 VHDL 합성기는 While-Loop문과 단순 Loop문을 지원하지 않는다.
2. 병행 처리문
하드웨어 회로에서는 입력선로에서 출력선로로 신호가 전달되어 처리될 때 순차처리되는 것이 아니라 병행처리된다. 따라서 하드
|
|
메뉴펼치기
