|
0으로 변할 때)가 입력 전압이 1에서 0으로 변할 때(출력 전압이 0에서 1로 변할 때)보다 지연 시간이 더 길다.
(4) 게이트를 사용하여 만든 2x4 디코더의 기능에 대해 설명하고, 그 정의에 따라 진리표를 만들고, 2x4 회로도를 설계하라.
디코더는
|
|
|
11
10
00
0
0
0
0
01
0
1
1
0
11
0
1
1
1
10
0
1
0
1
00
01
11
10
00
0
1
0
0
01
0
1
0
0
11
1
1
1
1
10
0
0
0
0
00
01
11
10
00
0
0
0
1
01
0
0
0
1
11
1
0
1
0
10
1
0
1
0
00
01
11
10
00
0
0
1
1
01
0
0
1
1
11
1
0
1
1
10
1
0
1
1
00
01
11
10
00
0
1
1
1
01
0
1
1
0
11
0
0
1
0
10
0
0
1
0
00
01
11
10
00
1
0
0
1
01
|
|
|
ster는 R과 S의 입력을 받아 클락 신호가 1일 때 출력 P를 출력시킨다. Slave는 P와 의 클락신호가 0으로 될 때 입력을 받아 Q를 출력시킨다. 최종 출력 Q가 master의 입력으로 귀환 될 때는 이미 클락신호가 0이므로 toggle을 방지하게 된다.
(2) TTL 74LS73
|
|
|
리시오. 단, CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계하시오. 또한, Q1, Q2, Q3출력 신호에 LED를 연결하여 카운터의 상태에 따라 LED에 불이 들어오도록 회로도를 그리시오.
8진 비동기 카
|
|
|
알 수 있다.
FFT plot
발진 주파수 1.1668kHz에서 Loop gain Av = 14.455/15 = 0.963 (대략 1)이 됨을 알 수 있다.
▣ 그림 2와 같이 다이오드를 사용하여 Wien bridge 발진기를 안정화 할 수 있다. Wien bridge 발진기의 출력을 안정화하는데 다이오드가 어떤 역할을
|
|
|
이 오른쪽으로 shift 됨
5
H
H
H
a
b
c
d
핀 A,B,C,D 에 각가 들어간 입력이 QA,QB,QC,QD로 각각 출력됨
(3) ULN2003AN IC의 data cheet을 인터넷에서 찾아서 계획서에 첨부하시오. Data sheet을 바탕으로 2개의 BJT와 3개의 저항으로 이루어진 각 Darlington Pair의 회로
|
|
|
d 2 Input OR gate (74LS32) 5개
- Quad 2 Input XOR gate (74LS86) 2개
- 4-bit binary adder(74LS83) 1개
- LED 10개
- Toggle switch 15개
- 점퍼선 다수
3. 설계실습 계획서
(1) 전가산기에 대한 진리표를 작성하라.
A
B
Cin
S
Cout
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
|
|
|
.
하지만 PSPICE에서 R2의 저항값을 R1의 저항값의 2배로 설정하고 simulation을 돌리니 원하는 출력전압값이 나오지 않았다. R1과 R2의 비를 더 크게 설정(4.5배)하니까 회로가 정상적으로 동작 하였다.
따라서 회로에서는 R1 : 10㏀ R2 : 45㏀을 사용하
|
|
|
lave의 출력에서 Master의 입력이 피드백 구성은 JK Flip-flop의 특성 전환을 제공한다.
JK latch에서 J와 K의 입력이 둘 다 1이 되면 출력이 끝없이 진동한다. JK Master/Slave 플립플롭을 만들어 위의 문제를 해결할 수 있다. JK Master/Slave 플립플롭은 두 단
|
|
|
0
0
13
0
1
1
1
1
1
1
0
0
0
0
14
1
1
1
1
1
1
1
1
1
1
1
Blank
(2) Karnaugh 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언 식을 구하여라.
00
01
11
10
00
0
0
0
1
01
0
1
1
0
11
1
1
1
0
10
1
1
0
0
00
01
11
10
00
0
0
0
0
01
0
1
1
0
11
0
1
1
1
10
0
1
0
1
00
01
11
10
00
0
1
0
0
|
|
메뉴펼치기
