|
논리 회로 간소화
- 실험목표
- 사용부품
- 이론요약
- 실험순서
- 추가조사
- 보고서 ( 데이터 및 관찰 내용, 결과및 결론 )
|
|
|
카운터에 인가될 때마다 MUX의 다른 입력이 선택되어, X0, X1, X2, X3와 같은 순서로 출력(Serial Line)으로 나온다. 그림과 같은 회로를 구성하고 동작을 확인하라.
>>타이밍도
■ Quiz 5.1
멀티플렉서를 사용한 회로와 디코더를 사용한 회로의 장단
|
|
|
카운터기를 이용하여 클럭 발생기를 만들었다. 10hz를 입력하여 1hz가 나오겠금 회로를 설계하였다.in10Hz로 인해서 클럭이 들어오면 카운터가 수를 세기 시작한다. 여기서 QA는 최하위 비트이고 QD는 최상위비트이다. 0부터 9까지 수를 세면 로드
|
|
|
디코더를 이용해 조건을 만들어주고 각 조건을 만족시키면 그레이 코드 방식으로 순환하는 카운터 방식이었다. 실험을 무사히 완료 하였으며 이번 실험을 통해 지금까지 배웠던 카운터개념과 단안정 멀티바이브레이터개념, 디멀티플렉서 개
|
|
|
카운터는 0부터 시작해서 클록의 수가 증가하면 계수의 값이 증가하여 (15)까지 증가하게 된다.
16. 디지털 시스템에 있어서(카운터)는 클록 펄스에 따라 수를 세는 계수 능력을 갖는 논리회로다. 그리고 카운터는 (비트 수)에 의해서 최대 카운
|
|
 |
회로와 PLL 회로의 격리도를 높임으로써 스퓨리어스 특성을 개선시킬 수 있을 것이다. PLL에서는 정확한 스펙에서의 루프필터 설계가 최우선적으로 진행되어야 하며 성능 좋은 Reference 주파수를 사용하여야 한다. VCO의 성능을 개선하기 위해서
|
|
|
송되면 이를 처리하기 위한 블록이 필요하게 되며 신호 파형은 그림 12와 같다. 직렬데이터는 병렬데이터와는 달리 이를 위한 카운터가 필요하다. WR(active 'L')신호가 인가되면 DATA_Decoder에 의해 직렬데이터를 처리하게 된다.
데이터가 전송되면
|
|
 |
디코더를 이용한 번호발생회로 구현
◎ 설 명 : 7-Segment와 7-Segment 디코더를 이용하여 1~45까지의 번호를 출력하는 회로이다. Start 버튼을 누르면 NE555 IC에서 펄스파형이 생성되고, 펄 스파형이 바이너리 카운터로 입력되면서 디코더를 통해 7-Segm
|
|
 |
Decoder를 통과한 instruction과 counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였습니다. 동작여부를 확인하기 위해 C언어로 작성한 성적합산 프로그램을 어셈블리어로 변경하고, 다시 기계어로 번역하였습니다. 이후 직접 설계한 SRAM에
|
|
메뉴펼치기
