• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 4,009건

디지털 시스템의 기초를 이해하고 반도체 기기의 설계 능력을 향상시키는 데 기여한다. 이러한 경험은 통합 회로 설계 및 디지털 시스템 구축에 있어 필수적인 기반이 되며, 앞으로의 연구 및 개발에도 많은 도움을 줄 것이다. VHDL의 강력한
  • 페이지 13페이지
  • 가격 3,200원
  • 등록일 2025.04.12
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
디지털 컴퓨터(Digital Computer) :현재 일반적으로 사용되고 있는 범용컴퓨터로 입력되는 자료를 문자, 숫자와 같은 코드로 변환하여 처리하는 컴퓨터이다. 이산적인(비연속적인) 자료를 사용하여 사칙 연산이나 논리연산을 주로 수행하는 컴퓨
  • 페이지 10페이지
  • 가격 1,300원
  • 등록일 2002.07.05
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
논리 게이트와 그 응용을 탐구하여 전자기학의 더 깊은 이해를 추구할 예정이다. 실험 결과를 바탕으로 추가적인 질문과 연구 방향을 설정할 수 있게 되어, 보다 포괄적인 관점에서 디지털 전자기학의 원리를 탐구할 기회를 얻게 되었다. 
  • 페이지 4페이지
  • 가격 3,000원
  • 등록일 2025.04.30
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
실수도 없는 실험을 하고 싶다. < 참고자료 > 1. 네이버 용어 검색 : http://terms.naver.com/item.nhn?dirId=200&docId=15428 2. 여주대학 통신공학 강의자료 :http://digital.yeojoo.ac.kr/data/data_01.asp?kind=stu 1. 실험제목 2. 실험이론 3. 실험과정 4. 결론
  • 페이지 13페이지
  • 가격 2,000원
  • 등록일 2007.08.16
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
회로를 사용함으로써 가능하였다. 동기기가 반송파 신호를 생성하면 ASK신호와 같이 믹서에 믹서된다. 믹서출력은 두 신호의 합성분이고 그 신호가 저역통과필터와 전압비교기를 거쳐 복조가 되었다. < 그림 35 > ASK 동기 복조과정 디지털
  • 페이지 17페이지
  • 가격 2,000원
  • 등록일 2007.05.19
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
디지털 회로에는 유용하게 쓰일수 있다. RTL DTL TTL ECL 정논리 기본 gate NOR NAND NAND OR-NOR 최소 fan-out 5 8 10 25 gate당 소모전력 (㎽) 12 8 10 10 잡음 감응도 normal good very good good 전달지연시간(㎱) 12 30 10 2 flip-flop동작 최대 주파수(㎒) 8 12 15 60 기능상 분
  • 페이지 10페이지
  • 가격 1,500원
  • 등록일 2005.06.04
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
회로가 사용된다 tunneling ; 터널링 터널링은 인터넷을 사적(私的)이며 안전한 네트웍의 일부로서 사용하는 것으로서, 한 네트웍에서 다른 네트웍의 접속을 거쳐 데이터를 보낼 수 있도록 하는 기술을 말한다. 터널링은 두 번째 네트웍에 의해
  • 페이지 13페이지
  • 가격 1,500원
  • 등록일 2007.02.27
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
논리 게이트에 관한 정보들, CDS라는 빛 감지 센서 등에 대해서 자세히 알 수 있었다. 그리고 많은 일들을 계획적으로 처리 하게 되어서 계획성이 조금 는것 같은 기분이다. 한 학기 동안 정말 평생동안 잊지못할 작업을 한 것 같다. 1. 작품
  • 페이지 28페이지
  • 가격 3,000원
  • 등록일 2010.12.27
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
회로를 패리티 발생기(Parity Generator)라고 하고, 수신측에서 패리티를 검사하는 회로를 패리티 검사기(Parity Checker)라고 한다. 가령 110110101 이라는 DATA가 들어왔을 때 1의 개수가 짝수 개 이므로 패리티 비트는 1로 출력이 된다. 위의 회로도 같은
  • 페이지 7페이지
  • 가격 2,000원
  • 등록일 2010.03.24
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
회로를 변화시키고 측정하라. <그림 10-3> 이는 3상클럭의 파형이라고 하였다. 앞의 4상클럭과의 차이점은 클럭의 상단 에지에서 출력이 나타난다는 것이다. ●고찰 1. QA, QB, CLK, CLK'의 표현으로 Φ1, Φ2, Φ3, Φ4의 논리방정식을 써라. CK A B
  • 페이지 11페이지
  • 가격 2,000원
  • 등록일 2007.08.26
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
top