|
(0,4,8,9,10,11,12)
CD
AB
00
01
11
10
00
1
0
0
0
01
1
0
0
0
11
1
0
0
0
10
1
1
1
1
CD
AB
00
01
11
10
00
0
1
1
1
01
0
1
1
1
11
0
1
1
1
10
0
0
0
0
f(A,B,C,D)=C prime D prime +AB prime
f(A,B,C,D)=(C+D)(A prime +B) 1.실험목적
2.이론
3.실험방법
4.사용기구
5.검토및결론
6.문제풀이
|
|
|
실험 목적에서와 같이 이번 실험시간에는 논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth tab
|
|
|
L-9
워크밴치 이용
2-INPUT AND gate
3-input AND gate
3-input OR, NAND, NOR gate
De Morgan's theory를 증명하고 설명
e Morgan's theory
|
|
|
실험에 사용된 7400시리즈 정리
① 7400 - Quadruple 2 input NAND gate
② 7404 - Hex inverter
③ 7410 - Triple 3 input NAND gate
④ 7474 - Dual Positive-Edge-Triggered D Flip-Flops
⑤ 7476 - Dual J-K Flip-Flops with Preset and Clear 논리회로 실험 5. 인코더 (Encoder)
실험 1. 인코딩 -
|
|
|
1. 목적 : 순차적 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (7
|
|
|
1. 실험 목적
2. 기초 이론
3. 실험 예비 보고
4. 실험 방법 및 순서
|
|
|
논리회로 시간에 배웠던 래치와 플립플롭의 동작을 직접 확인해 볼 수 있었다. 래치의 경우 클록 신호가 허용되어 있는 동안은 연속적으로 입력 변화가 출력에 전달되는데 반해, 플립플롭은 오로지 클록 신호에 따라서만 그 출력이 바뀌는 것
|
|
|
논리 축소를 위한 기본적인 불대수의 기본 연산
카르노 맵이란 부울함수를 표준형으로 표현할 수 있는 모든 가능한 방법들중 한가지로
논리간략화에 있어서 시각적인 그래프 기법의 하나이다.
3. 실험과정
1. 위 그림의 회로를 사용하여 표를
|
|
|
실험은 NOT, OR, AND 게이트, NAND, NOR, Exclusive-OR 게이트의 논리함수 개념과 Gate의 구조 및 기능에 대해 알아보고 측정하는 실험과 부울 함수를 이용한 논리회로의 표현방식을 익히고 구현해보는 실험을 하였습니다.
각 Gate 마다 쓰여 있는 숫자가
|
|
|
라고 한다.
setup time Ts는 클록의 상승 모서리 시점 이전에 동기식 입력신호가 변하지 않아야 되는 최소 시간간격을 말하며, hold time Th는 클록의 상승 모서리 시점 이후에 동기식 입력신호가 변하지 않아야 되는 최소 시간간격을 말한다.
< 74L
|
|
메뉴펼치기
