[아날로그 및 디지털회로 설계실습] 9 래치와 플립플롭 (예비) : 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.

소개글

[아날로그 및 디지털회로 설계실습] 9 래치와 플립플롭 (예비) : 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.에 대한 보고서 자료입니다.

목차

1. 목적

2. 준비물

3. 설계실습 계획서

4. 결론

본문내용

라고 한다.
setup time Ts는 클록의 상승 모서리 시점 이전에 동기식 입력신호가 변하지 않아야 되는 최소 시간간격을 말하며, hold time Th는 클록의 상승 모서리 시점 이후에 동기식 입력신호가 변하지 않아야 되는 최소 시간간격을 말한다.
< 74LS73 JK 플립플롭의 Setup time 및 hold time >
< 74LS74 D 플립플롭의 Setup time 및 hold time >
② Tplh, Tphl
플립플롭은 클록에 반응하여 출력이 변화되기 때문에 클록에 대한 전달지연시간은 Tplh와 Tphl의 2종류가 있다. Tplh는 클록의 상승 모서리 시점부터 출력이 0(low)에서 1(high)로 변하는 시점까지의 시간을 말하고, Tphl는 클록의 상승 모서리 시점부터 출력이 1(high)에서 0(low)으로 변하는 시점까지의 시간을 말한다.
< 74LS73 JK 플립플롭의 Tplh 및 Tphl >
< 74LS74 D 플립플롭의 Tplh 및 Tphl >
(3) [그림 1] RS 래치의 이론적인 상태도를 그려라.
4. 결론
이번 설계실습 계획서를 통해 래치는 레벨 트리거(level trigger)에 의해서 동작하기 때문에 1-상태인 동안 입력의 변화를 출력에 반영한다는 것과 플립플롭은 에지 트리거(edge trigger)에 의해서 동작하기 때문에 클럭 펄스가 나타나기 바로 이전의 입력이 출력에 반영되어 다음 클럭 펄스가 나타날 때까지 그 상태를 유지한다는 것을 확인해 볼 수가 있었다. 이번 실습을 통해 실제적으로 설계한 래치와 플립플롭이 정상적으로 동작하는지를 알아볼 수 있을 것이다.

키워드

아날로그 및 디지털회로 설계실습,   래치와 플립플롭,   예비보고서,   순차식 논리회로,   플립플롭,   래치,   래치와 플립플롭 예비