|
실험 목적에서와 같이 이번 실험시간에는 논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth tab
|
|
|
회로
1. NAND 게이트와 NOR 게이트
2. 범용 게이트로서의 NAND/NOR 게이트
3. TTL NAND 게이트와 NOR 게이트
4. 2단계 논리회로의 NAND/NOR 게이트 구현
Ⅷ. 논리회로와 조합논리회로
1. BINARY LOGIC AND GATES
1) Binary Logic
2) Logic Gates
2. BOOLEAN ALGEBRA
1) Basic
|
|
|
부울함수의 대수적 간소화
consensus의 정리
정규형
진리표로부터 부울 대수식을 유도하는 Sum-of-Products 방법
진리표로부터 카르노 맵(Karnaugh map) 구하기
Pairs, Quads, and Octets
Overlapping Groups
Rolling the Map
Logic Circuit
Finding the NOR-NOR
|
|
|
전등이 하나 있다. 어느쪽 스위치에서도 전등을 켜고 끌 수 있도록 배선도를 그리시오. (힌트: SPDT (single pole double throw) 스위치를 사용하고, XOR 게이트 기능을 구현하시오.) 부울대수와 논리게이트 문제&정답
-디지털회로 설계의 기초 2장
|
|
|
드모르간의 정리와 부울 대수, 그리고 카르노 맵을 통한 간략화를 통해 이루어져 있다는 것을 알게 되었다. 뭐든 기초가 중요하다는 것을 다시 한 번 깨달았고 한 단원씩 해 갈수록 점점 더 흥미가 느껴진다. 벌써 다음 수업시간이 기대된다.&n
|
|
 |
기초와 활용 - 북두 출판사 2000 p.477 ~ p.479 VCO .
<7> 윤 정 배, “두 개의 DLL을 이용한 pulse shrinking delay line 제어회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<8> 류 영 수, 락킹 상태 표시기를 이용한 지연 고정
|
|
 |
회로 설계 45
나노기술 46
일반 반도체 공정 47
반도체 디바이스 48
최신 기술 49
경제 및 산업 동향 50
윤리 및 환경 51
? 전기전자 신소재관련 학위과정 입자지원자에 묻는 학술적 이론문제 52
전기전자 기초 52
전자기학 52
반도체 및
|
|
 |
회로 설계 42
나노기술 43
일반 반도체 공정 44
반도체 디바이스 45
최신 기술 46
경제 및 산업 동향 47
윤리 및 환경 48
? 전기전자 신소재관련 학위과정 입자지원자에 묻는 학술적 이론문제 49
전기전자 기초 49
전자기학 50
반도체 및
|
|
 |
회로에 대해서 학습.
[마이크로콘트롤러설계/A+] AVR Atmega16을 이용한 설계.
[제어공학실험(2)/A+] 회로를 이해하고 분석할 수 있는 능력을 학습.
[선형시스템/A+] 현대제어이론의 기초가 되는 과정을 학습.
[전기전자실험/A+] 회로에 대한 실험을 통
|
|
 |
스터 개발입니다. 이를 위해 다음과 같은 세부 목표를 설정했습니다.
- 높은 이동도를 가진 양자점 제작
- 양자점 트랜지스터의 게이트 제어 기술 개발
- 양자점 트랜지스터를 이용한 논리 회로 구현
○ 연구 방법
본 연구를 진행하기 위해 다
|
|
 |
논리 게이트 설계를 연구합니다.
3) 기대 효과
본 연구를 통해 위상 절연체 및 위상 초전도체의 전자적 특성을 명확히 규명하고, 이를 기반으로 차세대 양자 소자의 개발 가능성을 제시할 수 있습니다. 특히, 마요라나 페르미온과 같은 준입자
|
|
메뉴펼치기
