|
회로에 연결되어 있는 상태에서는 다이얼 스위치를 돌리지 말아야 한다.
② Ohm's law
옴의 법칙(Ohm's law)은 도체의 두 지점사이에 나타나는 전위차(전압)에 의해 흐르는 전류가 일정한 법칙에 따르는 것을 말한다. 두 지점 사이의 도체에 일정
|
|
|
회로이다.
Low-Pass Filter와 정반대이기 때문에 자주 쓰일 것 같지만, 실제론 매우 제한된 용도로 사용되어진다. 주어진 차단 Frequency보다 높은 주파수 대역은 Pass시키고, 이보다 낮은 주파수 부분은 감소시키는 역할을 수행한다.
위의 회
|
|
|
회로를 구성하는 부분에서 실수가 있었던 것 같다.
그리고 실험 (2) 에서 위상차가 음수가 나와야 하는데 양수가 나왔다.
이 부분이 오차에 많은 영향을 미친 것으로 파악된다.
3. 실험 후 느낀 점
이론으로만 임피던스와 위상차에 대해 배
|
|
|
회로
키르히호프의 정리에 의해 전원장치의 기전력 V, 저항에서의 전압강하 VR , 축전기에서의 전압강하 VC 사이에는 다음과 같은 관계가 성립한다.
이 때, ti, Qi는 각각 처음 시각과 그때에 축전기에 들어있던 전하량이다. 처음 시각을 t
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
차동 증폭기 회로
실험 일자
2020년 11 월 18 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
차동 증폭기(differential amplifier)
아날로그 집적회로(IC: integrated circuit)를 구성하는
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
PSpice 모의실험 - CH.8 차동 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
BJT의 고정 바이어스 및 전압분배 바이어스
실험 일자
2020년 9월 30일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
- 바이폴라 트랜지스터는 차단, 포화, 선형의 3가지 모드로
|
|
|
회로에 의해 -20dB/decade가 부가되어 -40dB/decade의 롤-오프로 감소 시작
- fc(bypass)까지 계속 감소하면, 이점에서 바이패스 RC 회로에 의해 -20dB/decade가 또 다시 부가되어 -60dB/decade의 롤-오프로 감소 시작
Chapter2. 실험 결과 (시뮬레이션)
PSpise 모의실
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
소신호 공통 이미터 증폭기
실험 일자
2020년 10 월 14일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
1.NPN BJT 소신호 증폭기의 종류
- 공통 이미터 증폭기
이미터가 신호 접지
|
|
메뉴펼치기
