|
디지털 융합과 신지식 창조, 형성출판사
김광남 외(2009) 정보화 사회의 경영학, 한올
김종현(2005) 컴퓨터구조론, 생능
정병태 외(2002) 논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연
|
|
|
디지털 융합과 신지식 창조, 형성출판사
김종현(2013) 컴퓨터구조론, 생능
정병태 외(2004) 논리회로 및 컴퓨터구조실험, 홍진
한금희(2010) 컴퓨터 과학 개론, 한빛미디어
전희종 외(2009) 디지털시스템, 문운당
송주석(2007) 정보통신의 이해, 생능
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
회로도 및 결과
실험1) 4-to-1 MUX를 구성하고, S1과 S0의 입력신호에 따른 출력 Y를 작성하시오.
회로도
시뮬레이션 결과
논리상태 작성표 (Pspice 시뮬 결과 10us까지)
Input
Output(Y)
D3
D2
D1
D0
S1S0-00
S1S0-01
S1S0=10
S1S0=11
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
0
0
1
0
|
|
|
지금까지 소개한 Gate IC들은 디지털 회로를 다루면서 가장 기본이되는 되는 소자들이다.
무엇보다도 회로를 구성해보고 동작상태를 눈으로 확인할때 가장 기억 및 사고가 좋아진다.
또한 애매한 논리를 만났을때 검증해볼 수 있는 장치가
|
|
|
1. OR게이트
OR게이트는 모든 논리 기능이 수성될 수 있는 또 다른 기본 게이트로, 두 개 또는 그 이상의 입력을 가질 수 있으며 논리 덧셈을 수행한다. OR 게이트는 입력 중 어느 하나가 1(High)이면 1(High)출력을 발생하며, 모든 입력 신호가 0(Low
|
|
|
회로구성은 인터넷을 참조하였다. 그리고 별 어려움 없이 작품을 구현하였고 제대로 작동하였으나 카운터가 너무 느린 것 같아서 저항의 위치를 바꿔주었다. 그리하여 더 빠른 변화속도를 낼 수 있게 하였다. 더욱 빠른 변환을 원한다면 위의
|
|
|
수 있었다.
6. 참 고 문 헌
(1) 대학전자회로 실험, 신인철 외 공저, 청문당, 1997.
(2) http://kin.naver.com/browse/db_detail.php?d1id=11&dir_id=1104&docid=698819 1.조합 논리회로
2. 병렬 가산기
3. 코드 변환 (Code Conversion)
4.결과
5.토의
6. 참 고 문 헌
|
|
|
강의 순서
Definition of VHDL
What & Why HDL?
HDL의 종류
VHDL’s History
Benefits of VHDL
Design Automation
디지털 논리회로의 설계환경 변천
Design Flow
2.개발환경의 이해 및 실습 - 강의순서
Design Entry
Project Compilation
Project Simulation
Device Programming
|
|
메뉴펼치기
