|
디지털공학개론_논리회로와 부울대수, 카로노맵의 기본개념을 정리하고 이들간의 상관관계를 긍정적인 측면에서 설명하시오.
목차
1.논리회로
2.부울대수
3.카르노맵
4.상관관계
1) 논리회로와 카르노맵
2) 부울대수와 논리회로
|
|
|
디지털논리회로 (논리 게이트)
목차
Ⅰ. 개요
1. 논리게이트의 기본 개념
2. 종류
3. 응용
4. 논리게이트 표현법
Ⅱ. BUFFER 게이트
Ⅲ. NOT 게이트
Ⅳ. AND 게이트
Ⅴ. OR 게이트
Ⅵ. NAND 게이트
Ⅶ. NOR 게이트
Ⅷ. XOR 게이트
|
|
|
디지털논리회로 - VHDL을 이용한 inertial delay와 transport delay 확인
목차
1. 서론
2. VHDL 지연 모델 개요
3. Inertial Delay 구현 및 특성
4. Transport Delay 구현 및 특성
5. 시뮬레이션 결과 분석
6. 결론
디지털논리회로 - VHDL을 이용한 iner
|
|
|
|
디지털논리회로 - 고속 동작 곱셈기 설계
목차
1. 서론
2. 고속 동작 곱셈기의 개념
3. 설계 방법론
4. 회로 구현 및 최적화
5. 성능 분석
6. 결론
디지털논리회로 - 고속 동작 곱셈기 설계
1. 서론
디지털 논리회로는 현대
|
|
|
디지털논리회로 실습 7-segment 과제
목차
1. 7-segment 디스플레이 개요
2. 회로 구성 및 설계
3. 실습 과정
4. 결과 분석
5. 문제점 및 개선 방안
6. 결론
디지털논리회로 실습 7-segment 과제
1. 7-segment 디스플레이 개요
7-세그먼
|
|
|
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) Tri-state buffer
2) Multiplexer
3) Demultiplexer
4) Exclusive-OR gate
5) 3-bit 비교기
3. 사용 부품
1) 74LS125
2) 74LS86
|
|
|
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
디지털 논리 회로 실험의 4주차 내용은 멀티플렉서(Mul
|
|
|
|
[디지털논리회로]Digital clock design
목차
1. 디지털 시계 개요
2. 설계 요구사항
3. 주요 구성 요소
4. 회로 설계 및 동작 원리
5. 시뮬레이션 및 결과
6. 결론 및 향후 개선 방향
[디지털논리회로]Digital clock design
1. 디지털 시계
|
|
|
서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리회로 실험에서 디코더와 7세그먼트 디
|
|
|
서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험에서 플립플롭과 레지스터의 이
|
|
메뉴펼치기
