|
1. 설계 목표
VHDL으로 프로그램 작성 후 이를 알테라DE2 보드로 실현시킨다. 7-세그먼트를 통해 기본적인 시계기능을 100분의 1초를 만들어서 구현한다. 또한 시간을 분을 나타내는 기능 위에 스위치를 누르면 100분의 1초를 구현한다.
2. 설
|
|
|
|
Digital Watch
Tool : Altera QuartusⅡ
Device family : CycloneⅡ
Device : EP2C50F672C6
Hardware : Altera DE2 Board
- 목표 -
vhdl을 활용하여 디지털 시계(Digital watch)를 설계한다.
- 기능 -
1. 일반적인 시계 기능 : 셋팅 가능.
2. 알람 기능 : 해당 설정 시간에
|
|
|
;
ALARM_HUR : OUT INTEGER RANGE 23 DOWNTO 0;
ALARM_MIN : OUT INTEGER RANGE 59 DOWNTO 0;
SET_MODE : OUT STD_LOGIC_VECTOR (1 DOWNTO 0);
BEEP : OUT STD_LOGIC
);
END COMPONENT;
TYPE WATCH_MD IS (M_TIME, M_ST_WATCH, M_ALARM, M_TIME_S);
SIGNAL WATCH_MODE : WATCH_MD;
SIGNAL MODE : STD_LOGIC_VECTOR (2 DOWNT
|
|
|
디지털 시계를 설계하였다. 여태까지 했던 실습들은 vhdl코딩만 하고 자일링스 프로그램만 돌리면 끝이었는데 이번 실습부터는 실제 킷을 사용하여 결과물을 킷에 출력도 해보고 하는 것이라 처음에는 약간 어렵고 난해하였으나, 그동안 그래
|
|
|
사용 부품 및 계측기
3. 이론적 내용 및 모의실험
②. 분주기 설계
③ 시계 및 시 조정 회로 설계시 조정회로알람회로 설계
⑤ STOP WATCH 설계 및 동작원리
⑥ 세그먼트표시기
⑧ WATCH, ALARM, STOP WATCH 모드변환 회로디지털 시계 전체 회로도
|
|
메뉴펼치기
