Altera Quartus VHDL을 이용한 디지털 시계 설계(소스) /알람 기능/AM,PM/stop watch 기능

소개글

Altera Quartus VHDL을 이용한 디지털 시계 설계(소스) /알람 기능/AM,PM/stop watch 기능에 대한 보고서 자료입니다.

목차

- 목표
- 기능
- 설계
- 세부 설계
- Pin
- 최종 결과

본문내용

Digital Watch

Tool : Altera QuartusⅡ
Device family : CycloneⅡ
Device : EP2C50F672C6
Hardware : Altera DE2 Board

- 목표 -

vhdl을 활용하여 디지털 시계(Digital watch)를 설계한다.

- 기능 -

1. 일반적인 시계 기능 : 셋팅 가능.
2. 알람 기능 : 해당 설정 시간에 LEDG에 불이 들어옴.
3. 7초 동안 불이 들어오는데 3초가 지나면 LED에 OTL 표기. 알람 off가능.
4. 초, 분, 시간, AM/PM 설정 시 맞추어서 FND가 깜빡임.
(AM, PM은 FND에 A, P로 표기 됨)
5. Stop watch 기능.

- 설계 -

1. Digital Watch State Diagram
-그림-

2. Key Setting
1) KEY[0] = Reset
2) KEY[1] = Watch Sec, Min, Hour Set Mode Key
3) KEY[2] = Alarm Min, Hour Set Mode Key
3) KEY[3] = Alarm and Watch Value Setting Key
4) SW[0] = Alarm Permission Switch

키워드

디지털 시계,   quartus,   디지털시계,   Altera,   VHDL,   HDL,   de2,   소스