|
서강대학교 디지털논리회로실험 9주차 결과보고서
목차
1. 실험목적
2. 배경이론 및 실험방법
3. 실험결과
4. 결과분석 및 토의
5. 검토사항
6. 참고문헌
1. 실험목적
실험의 목적은 디지털 논리 회로의 기본 원리를 이해하고,
|
|
|
서강대학교 디지털논리회로실험 레포트 7주차
목차
1. 실험 제목
2. 실험 목적
3. 이론
4. 실험과정
5. 검토사항
6. 참고문헌
1. 실험 제목
디지털 논리 회로 실험의 7주차 실험 제목은 '8비트 이진 가산기 구현'이다. 이 실험에
|
|
|
서강대학교 디지털논리회로실험 레포트 8주차
목차
1. 실험 제목
2. 실험 목적
3. 이론
4. 실험과정
5. 검토사항
6. 참고문헌
1. 실험 제목
이번 실험의 제목은 '디지털 신호의 변환과 타이밍 분석'이다. 이 실험은 디지털 논리
|
|
|
디지털공학개론_논리회로와 부울대수, 카로노맵의 기본개념을 정리하고 이들간의 상관관계를 긍정적인 측면에서 설명하시오.
목차
1.논리회로
2.부울대수
3.카르노맵
4.상관관계
1) 논리회로와 카르노맵
2) 부울대수와 논리회로
|
|
|
디지털공학개론_논리회로와 부울대수, 카로노맵의 기본개념을 정리하고 이들간의 상관관계를 긍정적인 측면에서 설명하시오.
목차
1.논리회로
2.부울대수
3.카르노맵
4.상관관계
1) 논리회로와 카르노맵
2) 부울대수와 논리회로
|
|
|
디지털논리회로 (논리 게이트)
목차
Ⅰ. 개요
1. 논리게이트의 기본 개념
2. 종류
3. 응용
4. 논리게이트 표현법
Ⅱ. BUFFER 게이트
Ⅲ. NOT 게이트
Ⅳ. AND 게이트
Ⅴ. OR 게이트
Ⅵ. NAND 게이트
Ⅶ. NOR 게이트
Ⅷ. XOR 게이트
|
|
|
|
디지털논리회로 - VHDL을 이용한 inertial delay와 transport delay 확인
목차
1. 서론
2. VHDL 지연 모델 개요
3. Inertial Delay 구현 및 특성
4. Transport Delay 구현 및 특성
5. 시뮬레이션 결과 분석
6. 결론
디지털논리회로 - VHDL을 이용한 iner
|
|
|
|
디지털논리회로 - 고속 동작 곱셈기 설계
목차
1. 서론
2. 고속 동작 곱셈기의 개념
3. 설계 방법론
4. 회로 구현 및 최적화
5. 성능 분석
6. 결론
디지털논리회로 - 고속 동작 곱셈기 설계
1. 서론
디지털 논리회로는 현대
|
|
|
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) Tri-state buffer
2) Multiplexer
3) Demultiplexer
4) Exclusive-OR gate
5) 3-bit 비교기
3. 사용 부품
1) 74LS125
2) 74LS86
|
|
|
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
디지털 논리 회로 실험의 4주차 내용은 멀티플렉서(Mul
|
|
메뉴펼치기
