|
설계했던 회로도와 조금 달랐다는것 외에는 다른것은 없었다. 다음 실험 부터는 이런 오차가 없도록 노력을 해야 할 것이고, 이렇게 하면 잘못된 결과가 나오기 마련이기 때문에 조심을 해야만 하겠다.
결과 및 토론
이번 실험은 4비트 2진/Exc
|
|
|
설계하여 출력해보면 다음과 같다.
전가산기를 VHDL로 설계하여 출력해 보면 다음과 같다.
2. 전가산기를 설계하고 진리표를 작성하여 출력전압을 측정하시오.
진리표는 다음과 같다. 그리고 회로를 설계하면 다음과 같다.
입 력
합
Carry
X
Y
Z
S
C
|
|
|
회로를 구성하고, 표 7-2의 세 번째 줄을 완성하라.
4. 실험순서 3의 회로를 그림 7-4의 회로로 변경하고, 표 7-2의 마지막 줄을 완성하라.
5. 규칙 10을 보여주는 회로를 설계하라. 보고서의 표 7-3에 보인 것과 같이 펄스발생기는 입력 A를 대변하기
|
|
|
설계로 인하여 시간이 많이 부족할 것이라는 생각 때문에 실험에 좀 더 진지하게 임하지 못하고 빨리 끝내야겠다는 생각만하여, 예비보고서를 작성할 때 어떤 부분에 좀 더 신경 써서 실험을 해야겠다고 생각했던 부분을 하나도 생각하지 못
|
|
|
회로를 수정하여 주파수를 10kHz로 발진시킨후 회로를 보고서에 그려 넣는다.
결과 및 결론
실험 결과, 74121 원샷 회로와 555 타이머를 활용하여 특정 펄스 생성, 듀티 사이클 및 주파수 측정, 그리고 비안정 멀티바이브레이터 설계 및 실험을 할
|
|
|
카운터 회로에서 어차피 다음 클락에서 1을 받을 것이고, 또 윈브래드보드상이 아닌 진짜 회로상에서는 gate delay 때문에 정상적으로 작동할 것이라고 판단한 후 우리는 다음 단계로 넘어갈 수 있었다.
⊙Counter의 bit수 채택의 어려움.
Counter bit
|
|
|
회로로 구현된 시프트장치
- <그림 4-12>
- A0~A3는 회로의 입력
- H0~H3는 회로의 출력
- IR, IL은 직렬입력
- 회로의 동작표는 Function table에 보여진다
그림 4-12 4-비트 조합회로 시프트 *마이크로-오퍼레이션
레지스터 전송과 마이크로
|
|
|
플롭 이용
JK 플립플롭 이용
- 시프트 레지스터 (shift register)의 응용
이진 카운터
링 카운터(Ring Counter) : 연속적인 논리펄스를 발생시키기 위한 제어 회로에 응용
순서도
존슨카운터(Johnson Counter)
존슨카운터(Johnson Counter)의 P펄스
직렬 연산
|
|
|
회로에서 JK FF로 들어오는 리밋스위치의 입력을 유지하기 위해 CLK에 지속적으로 펄스가 주기 위해 사용하였다.
FSM의 설계
수업시간에 배운 74LS192 카운터는 00 -> 01 -> 10 -> 11 -> 00 으로 반복된다. 주차장의 입출차를 제어하기 위해서는 0
|
|
|
설계를 하였다.
※ 예비보고서에서 이론적으로 계산한 값은 각각 = 400Ω이고 = 7kΩ이나 실험실여건상 7kΩ을 구하지 못하였고 7.5kΩ과 390Ω을 이용하여 =0.01uF일 때를 이용하여 10kHz 클럭발진기를 설계하였다. 설계하여 회로를 구성한 그림이
|
|
메뉴펼치기
