|
Decoder에 대한 진리표를 카르노 맵을 이용하여 불리언 식으로 표현해 보았다.
이번 실험은 비교적 간단한 실험이었다. 예비 보고서에서 회로를 설계했고, 진리표에 따라 입력을 주고 그 출력값을 얻었다. 실험을 통해서 디코더의 역할을 알 수
|
|
|
동작 확인
그림 2. Board 동작. 입력:0001_1111 그림 2. Board 동작. 입력:0000_0001
그림 2. Board 동작. 입력:0000_0011
입 력
출 력
A
B
C
F
0
0
0
Y0
0
0
1
Y1
0
1
1
Y3 1. 3:8 Decoder Verilog code 설계 및 구현
2. Testbench 설계
3. Simulation 결과
4. Genesys board 동작 확인
|
|
|
Decoder의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현한 후 ModelSim을 이용하여 동작을 확인한다.
실험 고찰 2 - 회로도(schematic) 캡처
실험 고찰 2 - Programing 에서 Success 화면 캡처
실험 고찰 2 - ModelSim 결과 파형 캡처 & 분석
Input
Output
i1
i0
en
val
|
|
|
디코더
D1, D2, D3, D4에 따라 다시 게임 하는 사람에게 돌아오는 진동의 종류 Y1, Y0 인코더
보고서를 쓰면서 한주간 계속 생각해 보았는데 솔직히 잘 모르겠습니다. 이 회로가 어디에 응용되어 쓰이는지 교수님께서 다음 수업시간에 말씀해 주셨
|
|
|
디코더와 인코더 결합회로
(6) 회로를 결선하고 clock pulse에 의한 출력 7-Segment a ~ g까지를 표시하여 완성하여라.
7-Segment
clock pulse
(13)
(12)
(11)
(10)
(9)
(8)
(7)
a
b
c
d
e
f
g
0
on
on
on
on
on
on
off
1
off
on
on
off
off
off
off
2
on
on
off
on
on
on
off
3
on
on
on
on
off
off
on
4
|
|
|
디코더 및 인코더
컴퓨터나 디지털시스템에서는 2진수로 0과 1만으로 표시하지만 일상생활에서는 10진수를 사용하고 있다.. 따라서 2진수로 나타낸 데이터를 10진수로 변환하여 출력하는 조합회로를 디코더(decoder)라 한다. 디코더는 보편적으
|
|
|
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
D
C
B
A
=
=
=
=
I8 + I9
I4 + I5 + I6 + I7
I2 + I3 + I6 + I7
I1 + I3 + I5 + I7 + I9
이 되므로 그림 3과 같은 인코더회로를 구성할 수 있다.
그림 3
다중 입력 요청이
|
|
|
1. 목적
가. 인코더와 디코더의 기능 및 그 구성 방법을 익힌다. 나. 멀티플렉서와 디멀티플렉서의 구조와 동작 원리를 이해하고 이들 회로에 대한 응용 예를 배운다.
2. 이론
가. 디코더
‘복호기’라고도 부르는 디코더는 최대 2ⁿ개의
|
|
|
.
실험 결과는 이론적인 결과와 같아서 매우 만족스러웠다. 입력을 바꿔줄 때마다 하나하나 출력이 바뀌는 현상을 눈으로 보면서 신기했다. 하지만 이번실험을 통해서 실험전 예비보고서 작성의 중요성과 이론숙지가 정말 중요하다는 것을
|
|
|
들면 7447의 출력이 b,c만 0V(LOW)가 나오면서 segment의 b와 c에만 불이 들어오게 되고, 숫자 1이 출력 되는 것을 알 수 있다. 실험 8. Encoder와 Decoder
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
6. 결과 보고서
|
|
메뉴펼치기
