• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 412건

동작 확인 그림 2. Board 동작. 입력:0001_1111 그림 2. Board 동작. 입력:0000_0001 그림 2. Board 동작. 입력:0000_0011 입 력 출 력 A B C F 0 0 0 Y0 0 0 1 Y1 0 1 1 Y3 1. 3:8 Decoder Verilog code 설계 및 구현 2. Testbench 설계 3. Simulation 결과 4. Genesys board 동작 확인
  • 페이지 3페이지
  • 가격 6,300원
  • 등록일 2016.03.13
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다. 4. 참고 자료 -VHDL을 활용한 디지털 회로 설계 (한울출판사) -네이버 백과사전 1. 개 요 2. 문 제 (1) 3*8 Decoder (2) 3*8 Encoder 3. 고찰 및 의견 4. 참고 자료
  • 페이지 6페이지
  • 가격 1,800원
  • 등록일 2012.04.15
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다. 4. 참고 자료 -VHDL을 활용한 디지털 회로 설계 (한울출판사) -네이버 백과사전 
  • 페이지 6페이지
  • 가격 1,800원
  • 등록일 2013.07.08
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
디코더의 기능에 대해 설명하고 그 정의에 따라 진리표를 만들고, 2X4 회로도를 설계하라. 디코더(decoder)란 n비트의 2진 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 논리 회로를 말한다. 일반적으로 디코더
  • 페이지 9페이지
  • 가격 6,300원
  • 등록일 2015.07.31
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
출력값을 인가 SEG_COM : 한 SET의 신호를 8개의 7-SEGMENT 중 출력될 7-SEGMENT에 할당 module part5(DIP_D,SEG_DATA,SEG_COM,CLK,RESETn); 설계목표 1-3 회로도 및 알고리즘 1-2 verilog code and annotation 1-9 pin assignment table 1-10 simulation result 1-3 실험시 유의사항
  • 페이지 28페이지
  • 가격 3,000원
  • 등록일 2010.03.12
  • 파일종류 피피티(ppt)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음

논문 3건

coder/decoder 3장. 2절. 2 BPSK Modulator/Demodulator 3장. 2절. 3 Error Rate Calculation 3장. 2절. 4 Display 3장. 2절. 5 시뮬레이션 BER 값의 결과 비교 3장. 3절 소프트웨어 설계 3장. 3절. 1 Verilog Encoder 3장. 3절. 2 Hamming decoder 3장. 3절. 4 Hamming encoder tes
  • 페이지 24페이지
  • 가격 30,000원
  • 발행일 2009.12.08
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자
codeGal 그림4-4. MBDecodeGal 그림 4-5. IpolGal 그림4-6. Entropy Coding 그림 4-7. 1개의 I frame과 2개의 P frame으로 이루어져 있는 경우 그림 4-8. 1개의 I frame과 5개의 P frame으로 이루어져 있는 경우 그림 4-9. 1개의 I frame과 8개의 P frame으로 이루어져 있
  • 페이지 58페이지
  • 가격 2,000원
  • 발행일 2007.11.24
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자
3-2. OLED System Block Diagram 3-3. Data Latch, Parallel / Serial Data Conversion 3-4. Instruction Decoder 3-4-1. Instruction Command Set 3-5. Serial Data Interface 및 DDRAM Controller 동작 3-5-1. Serial Data Interface 3-5-2. Memory Controller 4. 결 론 5. 참고
  • 페이지 18페이지
  • 가격 7,000원
  • 발행일 2008.05.20
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자

취업자료 3건

code로 작성하였습니다. Decoder를 통과한 instruction과 counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였습니다. 동작여부를 확인하기 위해 C언어로 작성한 성적합산 프로그램을 어셈블리어로 변경하고, 다시 기계어로 번역하였습니다.
  • 가격 2,500원
  • 등록일 2025.04.04
  • 파일종류 한글(hwp)
  • 직종구분 무역, 영업, 마케팅
설계의 기초를 다졌습니다. 특히 VHDL과 Verilog를 이용한 디지털 회로 설계 프로젝트에 참여하면서 실제 하드웨어 구현의 과정을 경험했습니다. 이러한 경험은 저에게 SoC의 RTL 개발이 단순한 코드 작성에 그치지 않고, 시스템의 전체적인 성능
  • 가격 3,000원
  • 등록일 2025.06.21
  • 파일종류 워드(doc)
  • 직종구분 일반사무직
담당 교수 프로젝트 명칭 2학년 2학기 디지털회로실험설계 / 이 진 교수님 로또 번호 발생기 주요 내용 ◎ 목 적 : 7-Segment와 7-Segment 디코더를 이용한 번호발생회로 구현 ◎ 설 명 : 7-Segment와 7-Segment 디코더를 이용하여 1~45까지의 번호를 출력하
  • 가격 3,500원
  • 등록일 2014.03.26
  • 파일종류 한글(hwp)
  • 직종구분 전문직
top